

2 RB

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

PATENT

In re application of: **Yoshihiro MIZUNO et al.**

Serial Number: **Not Yet Assigned**

Filed: **November 29, 2001**

For: **MICROMIRROR UNIT FABRICATION METHOD AND MICROMIRROR
UNIT MADE BY THE SAME**



CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents
Washington, D.C. 20231

November 29, 2001

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2001-249695, filed on August 20, 2001

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. 01-2340.

Respectfully submitted,
ARMSTRONG, WESTERMAN, HATTORI
McLELAND & NAUGHTON, LLP

William F. Westerman
Reg. No. 29,988

Atty. Docket No.: 011562
Suite 1000, 1725 K Street, N.W.
Washington, D.C. 20006
Tel: (202) 659-2930
Fax: (202) 887-0357
WFW/yap

日 本 国 特 許 庁
JAPAN PATENT OFFICE

Jc781 U.S. PTO
09/995588
11/29/01

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2001年 8月20日

出 願 番 号
Application Number:

特願2001-249695

出 願 人
Applicant(s):

富士通株式会社
富士通メディアデバイス株式会社

2001年 9月25日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2001-3087996

【書類名】 特許願

【整理番号】 0195238

【提出日】 平成13年 8月20日

【あて先】 特許庁長官殿

【国際特許分類】 G02B 26/08
G02B 26/10
G11B 7/09

【発明の名称】 マイクロミラー素子の製造方法およびこれにより製造されるマイクロミラー素子

【請求項の数】 20

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 水野 義博

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 上田 知史

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 壺井 修

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 佐脇 一平

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

【氏名】 奥田 久雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 富士通株式会社内

【氏名】 山岸 文雄

【発明者】

【住所又は居所】 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 富士通株式会社内

【氏名】 高馬 悟覚

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【特許出願人】

【識別番号】 398067270

【氏名又は名称】 富士通メディアデバイス株式会社

【代理人】

【識別番号】 100086380

【弁理士】

【氏名又は名称】 吉田 稔

【選任した代理人】

【識別番号】 100103078

【弁理士】

【氏名又は名称】 田中 達也

【連絡先】 0 6 - 6 7 6 4 - 6 6 6 4

【選任した代理人】

【識別番号】 100105832

【弁理士】

【氏名又は名称】 福元 義和

【手数料の表示】

【予納台帳番号】 024198

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 要約書 1

【物件名】 図面 1

【包括委任状番号】 9807281

【包括委任状番号】 0103433

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 マイクロミラー素子の製造方法およびこれにより製造されるマイクロミラー素子

【特許請求の範囲】

【請求項 1】 複数のシリコン層および少なくとも 1 つの中間層を含む積層構造を有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記シリコン層に対してエッチング処理を行うことによって、前記ミラー形成部よりも薄肉であって前記中間層に接するプレトーションバーを形成する工程と、

前記プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項 2】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記トーションバーに相当する厚みを有する第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する第 1 材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第 1 マスクパターンを介して、前記中間層に至るまで第 1 エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第 1 シリコン層に第 3 シリコン層を接合することによって、前記プレトーションバーが内蔵された第 2 材料基板を作成する工程と、

前記第 2 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行う工程と、

前記第 3 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記プレトーションバーが露出するまで第 3 エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレーションバーに接する中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項3】 前記第1材料基板において前記プレーションバーを形成した後であって、前記第2材料基板を作成する前に、前記プレーションバーをマスクするための第4マスクパターンを形成する工程を含む、請求項2に記載のマイクロミラー素子の製造方法。

【請求項4】 ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記プレーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記第2シリコン層に対して、前記プレーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して、前記第2シリコン層側から、前記溝部に成膜された前記シリコン系材料に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出されたシリコン系材料を、前記第2シリコン層側からの第4エッチング処理で除去することによって、前記中間層に接する前記シリコン系材料よりなるプレーションバーを形成する工程と、

前記プレーションバーに接する中間層を除去することによってプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項5】 ミラー形成部と、フレーム部と、プレーションバーとを備える

マイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記溝部に成膜された前記シリコン系材料に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行うことによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項6】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、第1エッチング処理を行うことによって、前記第1材料基板に溝部を形成する工程と、

前記溝部に対して中間層材料を成膜する工程と、

成膜された前記中間層材料上に、前記溝部を充填するようにシリコン系材料を堆積させる工程と、

前記第1材料基板と、前記第1材料基板の前記溝部を覆う中間層と、当該中間層に接する第2シリコン層とによる積層構造を有する第2材料基板を作成することによって、前記第2材料基板に内蔵されつつ、前記中間層に接する前記シリ

コン系材料よりなるプレーションバーを形成する工程と、

前記第 1 シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第 2 マスクパターンを介して、前記溝部に成膜された前記中間層材料が露出するまで第 2 エッチング処理を行う工程と、

前記第 2 シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記中間層が露出するまで第 3 エッチング処理を行う工程と、

前記第 2 エッチング処理により露出された中間層材料、および、前記第 3 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレーションバーに接する中間層材料および中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項 7】 ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層よりなる第 1 材料基板に対して、前記プレーションバーへと加工される箇所をマスクするための部位を有する第 1 マスクパターンを介して、前記プレーションバーの厚みに相当する深さまで第 1 エッチング処理を行う工程と、

前記第 1 材料基板と、前記第 1 材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第 2 シリコン層による積層構造を有する第 2 材料基板を作成する工程と、

前記第 2 シリコン層に対して、前記プレーションバーへと加工される箇所を非マスク領域に含む第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行う工程と、

前記第 1 シリコン層に対して、前記プレーションバーへと加工される箇所を非マスク領域に含む第 3 マスクパターンを介して、第 3 エッチング処理を行うことによって、前記中間層に接するプレーションバーを形成する工程と、

前記第 2 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレーションバーに接する中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の

製造方法。

【請求項 8】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第 1 マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第 2 マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第 1 エッチング処理を行う工程と、

前記第 1 マスクパターンを除去する工程と、

前記第 1 シリコン層に対して、前記第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第 2 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記中間層に至るまで第 3 エッチング処理を行う工程と、

前記第 3 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項 9】 ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、前記トーションバーに相当する厚みを有する第 2 シリコン層、第 3 シリコン層、第 1 シリコン層および第 2 シリコン層の間の第 1 中間層、ならびに、第 2 シリコン層および第 3 シリコン層の間の第 2 中間層による積層構造を有する材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第 1 マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第 2 マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第 1 エッチング処理を行う工

程と、

前記第 1 マスクパターンを除去する工程と、

前記第 1 シリコン層に対して、前記第 2 マスクパターンを介して、前記第 1 中間層に至るまで第 2 エッチング処理を行うことによって、前記第 1 中間層上の前記第 1 シリコン層において第 3 マスクパターンを形成する工程と、

前記第 2 エッチング処理により露出された第 1 中間層に対して、前記第 3 マスクパターンを介して、第 2 シリコン層に至るまで第 3 エッチング処理を行うことによって、前記第 2 シリコン層上の前記第 1 中間層において第 4 マスクパターンを形成する工程と、

前記第 3 エッチング処理により露出された第 2 シリコン層に対して、前記第 4 マスクパターンを介して、前記第 2 中間層に至るまで第 4 エッチング処理を行うことによって、前記第 1 中間層および前記第 2 中間層に挟まれたプレトーションバーを形成する工程と、

前記第 3 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 5 マスクパターンを介して、前記第 2 中間層に至るまで第 5 エッチング処理を行う工程と、

前記第 5 エッチング処理により露出された第 2 中間層と、前記プレトーションバー上の第 1 中間層とに対して第 6 エッチング処理を行うことによって、前記プレトーションバーに接する第 1 中間層および第 2 中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

【請求項 1 0】 前記第 2 エッチング処理によって、前記ミラー形成部および／または前記フレーム部における櫛歯電極部を形成する、請求項 8 または 9 に記載のマイクロミラー素子の製造方法。

【請求項 1 1】 前記第 2 エッチング処理とは別のエッチング処理によって、前記ミラー形成部および／または前記フレーム部における櫛歯電極部を形成する、請求項 8 または 9 に記載のマイクロミラー素子の製造方法。

【請求項 1 2】 前記シリコン層に対する前記エッチング処理は、誘導結合プラズマエッチングにより行う、請求項 1 から 1 1 のいずれか 1 つに記載のマイ

クロミラー素子の製造方法。

【請求項 1 3】 前記フレーム部は、第 1 フレームおよび第 2 フレームを含み、前記トーションバーは、前記第 1 フレームおよび前記第 2 フレームを連結するフレームトーションバーを含む、請求項 1 から 1 2 のいずれか 1 つに記載のマイクロミラー素子の製造方法。

【請求項 1 4】 ミラー形成部と、

複数のシリコン層および少なくとも 1 つの中間層を含む積層構造を有するフレーム部と、

前記ミラー形成部よりも薄肉であって、前記ミラー形成部を前記フレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端が前記シリコン層における前記中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする、マイクロミラー素子。

【請求項 1 5】 前記フレーム部は第 1 フレームおよび第 2 フレームを有し、

前記トーションバーは、前記第 1 フレームの前記シリコン層における前記中間層に接する部位と、前記第 2 フレームの前記シリコン層における前記中間層に接する部位とに接続している、請求項 1 4 に記載のマイクロミラー素子。

【請求項 1 6】 前記フレーム部は 2 つの中間層を有し、前記トーションバーの少なくとも一端は、前記 2 つの中間層の間のシリコン層における前記 2 つの中間層に接する部位に接続している、請求項 1 4 に記載のマイクロミラー素子。

【請求項 1 7】 前記フレーム部は第 1 フレームおよび第 2 フレームを有し、

前記トーションバーは、前記第 1 フレームの前記 2 つの中間層の間のシリコン層における前記 2 つの中間層に接する部位と、前記第 2 フレームの前記 2 つの中間層の間のシリコン層における前記 2 つの中間層に接する部位とに接続している、請求項 1 6 に記載のマイクロミラー素子。

【請求項 1 8】 前記中間層は、絶縁材料により構成されている請求項 1 4 から 1 7 のいずれか 1 つに記載のマイクロミラー素子。

【請求項 1 9】 前記ミラー形成部は第 1 櫛歯電極部を有し、前記フレーム

部は、前記第1櫛歯電極部との間に静電力を生じさせることにより前記ミラー形成部を変位させるための第2櫛歯電極部を有する、請求項14から18のいずれか1つに記載のマイクロミラー素子。

【請求項20】 前記第1フレームは第3櫛歯電極部を有し、前記第2フレームは、前記第3櫛歯電極部との間に静電力を生じさせることにより前記第1フレームおよび前記ミラー形成部を変位させるための第4櫛歯電極部を有する、請求項15および17から19のいずれか1つに記載のマイクロミラー素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、複数の光ファイバ間の光路の切り換えを行う光スイッチング装置や、光ディスクに対してデータの記録・再生処理を行う光ディスク装置などに組み込まれる素子であって、光の進路方向を変更するのに用いられるマイクロミラー素子に関する。

【0002】

【従来の技術】

近年、光通信技術が様々な分野で広く利用されるようになってきた。光通信においては、光ファイバを媒体として光信号が伝送されるところ、光信号の伝送経路を或るファイバから他のファイバへと切換えるためには、一般に、いわゆる光スイッチング装置が使用されている。良好な光通信を達成するうえで光スイッチング装置に求められる特性としては、切換え動作における、大容量性、高速性、高信頼性などが挙げられる。これらの観点より、光スイッチング装置としては、マイクロマシニング技術によって作製されるマイクロミラー素子を組み込んだものに対する期待が高まっている。マイクロミラー素子によると、光スイッチング装置における入力側の光伝送路と出力側の光伝送路との間で、光信号を電気信号に変換せずに光信号のままでスイッチング処理を行うことができ、上述の特性を得るうえで好適だからである。

【0003】

マイクロマシニング技術で作製したマイクロミラー素子を用いた光スイッチン

グ装置は、例えば、国際公開W O O O / 2 0 8 9 9 号公報や、論文Fully Provisioned 112×112 Micro-Mechanical Optical Crossconnect with 35.8Tb/sec Demonstrated Capacity (Proc. 25th Optical Fiber Communication Conf. Baltimore, PD12(2000))などに開示されている。

【 0 0 0 4 】

図 3 9 は、一般的な光スイッチング装置 2 0 0 の概略構成を表す。光スイッチング装置 2 0 0 は、一対のマイクロミラーアレイ 2 0 1, 2 0 2 と、入力ファイバアレイ 2 0 3 と、出力ファイバアレイ 2 0 4 とを有する。入力ファイバアレイ 2 0 3 は所定数の入力ファイバ 2 0 3 a からなり、マイクロミラーアレイ 2 0 1 には、各入力ファイバ 2 0 3 a に対応可能なように、マイクロミラー素子 2 0 1 a が配設されている。同様に、出力ファイバアレイ 2 0 4 は所定数の出力ファイバ 2 0 4 a からなり、マイクロミラーアレイ 2 0 2 には、各出力ファイバ 2 0 4 a に対応可能なように、マイクロミラー素子 2 0 2 a が配設されている。また、各入力ファイバ 2 0 3 a の端部に対向するように、複数のマイクロレンズ 2 0 5 が配置されており、各出力ファイバ 2 0 4 a の端部に対向するように、複数のマイクロレンズ 2 0 6 が配置されている。

【 0 0 0 5 】

光伝送時において、入力ファイバ 2 0 3 a から出射される光 L 1 は、対応するマイクロレンズ 2 0 5 を通過することによって、互いに平行光とされ、マイクロミラーアレイ 2 0 1 に向かって出射する。光 L 1 は、対応するマイクロミラー素子 2 0 1 a で反射し、マイクロミラーアレイ 2 0 2 へと偏向される。このとき、マイクロミラー素子 2 0 1 a は、光 L 1 を所望のマイクロミラー素子 2 0 2 a に入射させるように、そのミラー面ないし反射面を傾斜させる。次に、光 L 1 は、マイクロミラー素子 2 0 2 a で反射し、出力ファイバアレイ 2 0 4 へと偏向される。このとき、マイクロミラー素子 2 0 2 a は、所望の出力ファイバ 2 0 4 a に光 L 1 を入射させるように、そのミラー面を傾斜させる。

【 0 0 0 6 】

このように、光スイッチング装置 2 0 0 によると、各入力ファイバ 2 0 3 a から出射した光 L 1 は、マイクロミラーアレイ 2 0 1, 2 0 2 における偏向によっ

て、所望の出力ファイバ 2 0 4 a に 1 対 1 で接続される。そして、マイクロミラー素子 2 0 1 a, 2 0 2 a における偏向角度を適宜変更することによって、光 L 1 が到達する出力ファイバ 2 0 4 a が切換えられる。

【 0 0 0 7 】

図 4 0 は、他の一般的な光スイッチング装置 3 0 0 の概略構成を表す。光スイッチング装置 3 0 0 は、マイクロミラーアレイ 3 0 1 と、固定ミラー 3 0 2 と、入出力ファイバアレイ 3 0 3 と有する。入出力ファイバアレイ 3 0 3 は所定数の入力ファイバ 3 0 3 a および所定数の出力ファイバ 3 0 3 b からなり、マイクロミラーアレイ 3 0 1 には、各ファイバ 3 0 3 a, 3 0 3 b に対応可能なように、マイクロミラー素子 3 0 1 a が配設されている。また、各ファイバ 3 0 3 a, 3 0 3 b の端部に対向するように、複数のマイクロレンズ 3 0 4 が配置されている。

【 0 0 0 8 】

光伝送時において、入力ファイバ 3 0 3 a から出射された光 L 2 は、マイクロレンズ 3 0 4 を介してマイクロミラーアレイ 3 0 1 に向かって出射する。光 L 2 は、対応する第 1 のマイクロミラー素子 3 0 1 a で反射されることによって固定ミラー 3 0 2 へと偏向され、固定ミラー 3 0 2 で反射された後、第 2 のマイクロミラー素子 3 0 1 a に入射する。このとき、第 1 のマイクロミラー素子 3 0 1 a は、光 L 2 を所望の第 2 のマイクロミラー素子 3 0 1 a に入射させるように、そのミラー面を傾斜させる。次に、光 L 2 は、第 2 のマイクロミラー素子 3 0 1 a で反射されることによって、入出力ファイバアレイ 3 0 3 へと偏向される。このとき、第 2 のマイクロミラー素子 3 0 1 a は、光 L 2 を所望の出力ファイバ 3 0 3 b に入射させるように、そのミラー面を傾斜させる。

【 0 0 0 9 】

このように、光スイッチング装置 3 0 0 によると、各入力ファイバ 3 0 3 a から出射した光 L 2 は、マイクロミラーアレイ 3 0 1 および固定ミラー 3 0 2 における偏向によって、所望の出力ファイバ 3 0 3 b に 1 対 1 で接続される。そして、第 1 および第 2 のマイクロミラー素子 3 0 1 a における偏向角度を適宜変更することによって、光 L 2 が到達する出力ファイバ 3 0 3 b が切換えられる。

【 0 0 1 0 】

光スイッチング装置 2 0 0, 3 0 0 のような、マイクロミラー素子を利用して光を反射および偏向させる光スイッチング装置では、マイクロミラー素子の構造が、スイッチング精度やスイッチング速度など、光スイッチング装置全体の性能に影響を与える。また、マイクロミラー素子の構造によって、そのミラー面の傾斜角度についての制御手法が定まるところ、制御手法を簡素化できれば、制御精度を向上することが可能となる。更に、制御手法の簡素化により、制御駆動回路に対する負担を低減し、光スイッチング装置全体のサイズを小さくすることも可能となる。そのうえ、光モニタの手法やクロストークの抑圧手法も簡易化し得ることとなる。

【 0 0 1 1 】

図 4 1 は、光スイッチング装置 2 0 0, 3 0 0 などに組み込まれている従来の 2 軸型マイクロミラー素子の一例であるマイクロミラー素子 4 0 0 の一部省略分解斜視図である。マイクロミラー素子 4 0 0 は、ミラー基板 4 1 0 とベース基板 4 2 0 とがスペーサ部（図示略）を介して積層された構造を有する。ミラー基板 4 1 0 は、ミラー形成部 4 1 1 と、内フレーム 4 1 2 と、外フレーム 4 1 3 とを有する。ミラー形成部 4 1 1 と内フレーム 4 1 2 は、一対のトーシヨンバー 4 1 4 により連結されている。内フレーム 4 1 2 と外フレーム 4 1 3 は、一対のトーシヨンバー 4 1 5 により連結されている。一対のトーシヨンバー 4 1 4 は、内フレーム 4 1 2 に対するミラー形成部 4 1 1 の回転動作の回転軸心を規定する。一対のトーシヨンバー 4 1 5 は、外フレーム 4 1 3 に対する内フレーム 4 1 2 およびこれに伴うミラー形成部 4 1 1 の回転動作の回転軸心を規定する。

【 0 0 1 2 】

ミラー形成部 4 1 1 の裏面には、一対の平板電極 4 1 1 a, 4 1 1 b が設けられており、表面には、光を反射するためのミラー面（図示略）が設けられている。また、内フレーム 4 1 2 の裏面には、一対の平板電極 4 1 2 a, 4 1 2 b が設けられている。

【 0 0 1 3 】

ベース基板 4 2 0 には、ミラー形成部 4 1 1 の平板電極 4 1 1 a, 4 1 1 b に

対向するように、平板電極 4 2 0 a, 4 2 0 b が設けられており、内フレーム 4 1 2 の平板電極 4 1 2 a, 4 1 2 b に対向するように、平板電極 4 2 0 c, 4 2 0 d が設けられている。従来のマイクロミラー素子 4 0 0 においては、駆動手法として、一般的には、このような平板電極を用いて静電力を発生させる手法が採用されている。

【0014】

このような構成によれば、例えば、ミラー形成部 4 1 1 の平板電極 4 1 1 a を正に帯電させた状態において、ベース基板 4 2 0 の平板電極 4 2 0 a を負に帯電させると、平板電極 4 1 1 a と平板電極 4 2 0 a の間に静電引力が発生し、ミラー形成部 4 1 1 は、一對のトーションバー 4 1 4 を振りながら矢印 M 3 方向に揺動ないし回転する。

【0015】

一方、例えば、内フレーム 4 1 2 の平板電極 4 1 2 a を正に帯電させた状態において、ベース基板 4 2 0 の平板電極 4 2 0 c を負に帯電させると、平板電極 4 1 2 a と平板電極 4 2 0 c の間に静電引力が発生し、内フレーム 4 1 2 は、ミラー形成部 4 1 1 を伴って、一對のトーションバー 4 1 5 を振りながら矢印 M 4 方向に揺動ないし回転する。図 4 2 は、このような回転駆動によって、内フレーム 4 1 2 およびこれに伴うミラー形成部 4 1 1 が、外フレーム 4 1 3 に対して傾斜角度 θ まで回転した状態を表す。

【0016】

平板電極 4 2 0 a, 4 2 0 b に対する平板電極 4 1 1 a, 4 1 1 b の配向については、図 4 1 に示す状態と図 4 2 に示す状態とは異なる。そのため、図 4 1 および図 4 2 に示す各状態において、例えば平板電極 4 1 1 a と平板電極 4 2 0 a との間に同じ電圧を印加しても、発生する静電引力の大きさは異なり、その結果、内フレーム 4 1 2 に対するミラー形成部 4 1 1 の傾斜角度は、相違することとなる。したがって、図 4 1 および図 4 2 に示す各状態において、内フレーム 4 1 2 に対するミラー形成部 4 1 1 の傾斜角度を同一とするためには、例えば平板電極 4 1 1 a と平板電極 4 2 0 a との間に、各状態において適切な大きさの静電引力を発生させなければならない。これを達成するためには、外フレーム 4 1 3

に対する内フレーム 4 1 2 の傾斜角度を考慮して、平板電極 4 1 1 a および平板電極 4 2 0 a に印加する電圧を制御する必要がある。

【0 0 1 7】

このような印加電圧の制御を行うためには、印加電圧に対する、ミラー形成部 4 1 1 の内フレーム 4 1 2 に対する傾斜角度のデータおよび外フレーム 4 1 3 に対する傾斜角度のデータを保存しておき、これらを参照して印加電圧を選択する等の手法を採用しなければならない。そのうえ、そのデータ量は膨大となる。そのため、このような印加電圧制御を伴う駆動手法が採用されるマイクロミラー素子 4 0 0 では、スイッチング速度の向上が困難であって、駆動回路に対する負担も大きくなり、好ましくない。

【0 0 1 8】

また、マイクロミラー素子 4 0 0 に採用されている平板電極構造にあっては、ベース基板 4 2 0 に設けられた平板電極 4 2 0 a, 4 2 0 b, 4 2 0 c, 4 2 0 d によって、平板電極 4 1 1 a, 4 1 1 b を備えたミラー形成部 4 1 1、ないし、平板電極 4 1 2 a, 4 1 2 b を備えた内フレーム 4 1 2 を引き込むような駆動をするため、その駆動に際して引入れ電圧 (Pull-in Voltage) が存在する。すなわち、或る電圧でミラー形成部 4 1 1 ないし内フレーム 4 1 2 が急激に引き込まれる現象が生じ、ミラー形成部 4 1 1 の傾斜角度を適切に制御できないという問題が発生する場合がある。この問題は、特に大きな傾斜角度 (約 5° 以上) を達成しようとする場合、すなわちトーションバーの捩れの程度が大きい場合に顕著となる。

【0 0 1 9】

この問題を解決する手段として、平板電極構造に代えて、櫛歯電極構造によって、マイクロミラー素子を駆動する手法が提案されている。図 4 3 は、櫛歯電極構造を採用したマイクロミラー素子 5 0 0 の一部省略斜視図である。マイクロミラー素子 5 0 0 は、上面または下面にミラー面 (図示略) が設けられたミラー形成部 5 1 0 と、内フレーム 5 2 0 と、外フレーム 5 3 0 (一部省略) とを有し、各々に、櫛歯電極が一体的に形成されている。具体的には、ミラー形成部 5 1 0 には、その相対向する端部に一对の第 1 櫛歯電極 5 1 0 a, 5 1 0 b が形成され

ている。内フレーム 5 2 0 には、第 1 櫛歯電極 5 1 0 a, 5 1 0 b に対応して一対の第 2 櫛歯電極 5 2 0 a, 5 2 0 b が内方に延びて形成されているとともに、一対の第 3 櫛歯電極 5 2 0 c, 5 2 0 d が外方に延びて形成されている。外フレーム 5 3 0 には、第 3 櫛歯電極 5 2 0 c, 5 2 0 d に対応して、一対の第 4 櫛歯電極 5 3 0 a, 5 3 0 b が内方に延びて形成されている。また、ミラー形成部 5 1 0 と内フレーム 5 2 0 は、一対のトーションバー 5 4 0 により連結されており、内フレーム 5 2 0 と外フレーム 5 3 0 は、一対のトーションバー 5 5 0 により連結されている。一対のトーションバー 5 4 0 は、内フレーム 5 2 0 に対するミラー形成部 5 1 0 の回転動作の回転軸心を規定し、一対のトーションバー 5 5 0 は、外フレーム 5 3 0 に対する内フレーム 5 2 0 およびこれに伴うミラー形成部 5 1 0 の回転動作の回転軸心を規定している。

【0 0 2 0】

このような構成のマイクロミラー素子 5 0 0 においては、静電力を発生させるために近接して設けられた一組の櫛歯電極、例えば第 1 櫛歯電極 5 1 0 a および第 2 櫛歯電極 5 2 0 a は、電圧非印加時には、図 4 4 (a) に示すように、上下 2 段に分かれた状態をとっている。そして、電圧印加時には、図 4 4 (b) に示すように、第 1 櫛歯電極 5 1 0 a が第 2 櫛歯電極 5 2 0 a に引き込まれ、これによってミラー形成部 5 1 0 を駆動する。より具体的には、図 4 3 において、例えば、第 1 櫛歯電極 5 1 0 a を正に帯電させ、第 2 櫛歯電極 5 2 0 a を負に帯電させると、ミラー形成部 5 1 0 が、一対のトーションバー 5 4 0 を振りながら M 5 の方向に回転する。一方、第 3 櫛歯電極 5 2 0 c を正に帯電させ、第 4 櫛歯電極 5 3 0 a を負に帯電させると、内フレーム 5 2 0 は、一対のトーションバー 5 5 0 を振りながら M 6 の方向に回転する。

【0 0 2 1】

これら 2 つの回転動作は、互いに独立している。すなわち、第 1 櫛歯電極 5 1 0 a, 5 1 0 b および第 2 櫛歯電極 5 2 0 a, 5 2 0 b に電位を付与する前にあって、外フレーム 5 3 0 に対する内フレーム 5 2 0 の傾斜角度の大きさに拘わらず、第 2 櫛歯電極 5 2 0 a, 5 2 0 b に対する第 1 櫛歯電極 5 1 0 a, 5 1 0 b の配向は常に同じ状態をとる。このように、外フレーム 5 3 0 に対する内フレー

ム 5 2 0 およびこれに伴うミラー形成部 5 1 0 の傾斜角度が影響を与えないため、ミラー形成部 5 1 0 の傾斜角度の制御を単純化することができる。また、櫛歯電極構造によると、生ずる静電力の作用方向について、ミラー形成部 5 1 0 の回転方向に対して略直交するように設定することができる。したがって、ミラー形成部 5 1 0 の駆動の際に引入れ電圧が存在せず、その結果、ミラー形成部 5 1 0 について、大きな傾斜角度を適切に達成することが可能となる。

【 0 0 2 2 】

【発明が解決しようとする課題】

マイクロミラー素子 5 0 0 では、電極である櫛歯は、ミラー形成部 5 1 0 および内フレーム 5 2 0 の回転動作に伴って変位するため、ミラー形成部 5 1 0 および内フレーム 5 2 0 の傾斜角度に見合った十分な厚みを有する櫛歯電極を形成しておく必要がある。例えば、ミラー形成部 5 1 0 の胴体部 5 1 1 の長さ D が 1 m m である場合、ミラー形成部 5 1 0 を内フレーム 5 2 0 に対して、一對のトーションバー 5 4 0 によって規定される回転軸心まわりに 5° 傾斜させると、胴体端部 5 1 1' の一方は $44\ \mu\text{m}$ 沈み込む。そのため、ミラー形成部 5 1 0 に形成する第 1 櫛歯電極 5 1 0 a, 5 1 0 b の厚み T は、少なくとも $44\ \mu\text{m}$ 以上とする必要がある。

【 0 0 2 3 】

その一方で、小さな印加電圧によって大きな傾斜角度を得るという観点からは、トーションバー 5 4 0, 5 5 0 については、薄肉に形成するのが好ましい。しかしながら、従来のマイクロミラー素子 5 0 0 では、トーションバー 5 4 0, 5 5 0 は、ミラー形成部 5 1 0、内フレーム 5 2 0 および外フレーム 5 3 0 を構成する材料基板と同一の厚みに形成されており、分厚い。例えば、上述のように第 1 櫛歯電極 5 1 0 a, 5 1 0 b の厚み T を $44\ \mu\text{m}$ 以上に設計すると、ミラー形成部 5 1 0 とともに、トーションバー 5 1 0 a, 5 1 0 b の厚みも $44\ \mu\text{m}$ 以上に設計されてしまう。このような分厚いトーションバー 5 4 0, 5 5 0 であると、これらを振るために櫛歯電極間に発生させるべき静電力は大きくなり、その結果、駆動電圧も大きくなってしまう。また、従来では、トーションバー 5 4 0, 5 5 0 の幅寸法を変更することによって、トーションバー 5 4 0, 5 5 0 の振れ

抵抗力を調節しているが、幅方向の設計変更だけでは、適切な捩れ抵抗力を設定するのには充分でない場合がある。

【 0 0 2 4 】

本発明は、このような事情のもとで考え出されたものであって、上述の従来の問題点を解消ないし軽減することを課題とし、高精度で形成された薄肉のトーションバーを有するマイクロミラー素子の製造方法、およびこれにより製造されるマイクロミラー素子を提供することを目的とする。

【 0 0 2 5 】

【課題を解決するための手段】

本発明の第 1 の側面によると、複数のシリコン層および少なくとも 1 つの中間層を含む積層構造を有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、シリコン層に対してエッチング処理を行うことによって、ミラー形成部よりも薄肉であって中間層に接するプレトーションバーを形成する工程と、プレトーションバーに接する中間層を除去することによってトーションバーを形成する工程とを含むことを特徴とする。

【 0 0 2 6 】

このような構成によると、薄肉のトーションバーを、材料基板の厚み方向の中間の位置において高精度に形成することができる。具体的には、中間層は材料基板において中間の位置に設けられているので、当該中間層に接するシリコン層に対して、適当なマスクを介して、当該中間層に至るまでエッチングすることによって、材料基板の中間の位置において、シリコン層材料よりなるプレトーションバーが形成される。プレトーションバーは、最終的なトーションバーに相当する寸法、すなわち厚み、幅、および長さ形成される。このプレトーションバーは、他の部位、例えばミラー形成部、フレーム部およびこれらの櫛歯電極部よりも、薄肉に形成することができる。予め設けられている中間層を基台としたエッチングにより形成されるため、基台となる中間層が存在しない材料基板の両側からシリコン層をエッチングして形成する場合に比べ、プレトーションバーの形成位置および特に厚み寸法については、より高精度を達成することができる。そして

、プレーションバーに接する中間層を除去することによって、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のーションバーが完成することとなる。

【 0 0 2 7 】

本発明の第2の側面によると、ミラー形成部と、フレーム部と、ーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、ーションバーに相当する厚みを有する第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する第1材料基板における第1シリコン層に対して、ーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、中間層に至るまで第1エッチング処理を行うことによって、中間層に接するプレーションバーを形成する工程と、第1シリコン層に第3シリコン層を接合することによって、プレーションバーが内蔵された第2材料基板を作成する工程と、第2シリコン層に対して、プレーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行う工程と、第3シリコン層に対して、プレーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、プレーションバーが露出するまで第3エッチング処理を行う工程と、第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレーションバーに接する中間層を除去してーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のーションバーが形成される。

【 0 0 2 8 】

本発明の第2の側面において、好ましくは、第1材料基板においてプレーションバーを形成した後であって、第2材料基板を作成する前に、プレーションバーをマスクするための第4マスクパターンを形成する工程を含む。このような構成によると、上述の第3エッチング処理を行う工程において、露出されるプレーションバーを誤ってエッチングすることを適切に防止することができる。

【 0 0 2 9 】

本発明の第3の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、トーションバーに相当する厚みを有する第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する第1材料基板における第1シリコン層に対して、トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを形成する工程と、第1シリコン層に第3シリコン層を接合する工程と、第2シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第2マスクパターンを介して、中間層に至るまで第1エッチング処理を行う工程と、第3シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第3マスクパターンを介して、第1マスクパターンおよび中間層が露出するまで第2エッチング処理を行うことによって、中間層に接するプレトーションバーを形成する工程と、第1エッチング処理により露出された中間層に対して第3エッチング処理を行うことによって、プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【 0 0 3 0 】

本発明の第4の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における第1シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、中間層に至るまで第1エッチング処理を行うことによって、第1シリコン層に溝部を形成する工程と、溝部に対してシリコン系材料を成膜する工程と、第2シリコン層に対して、トーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行う工程と、第2エッチング処理により露出された中間層に対して、第2シリコン層側から、溝部

に成膜されたシリコン系材料に至るまで第3エッチング処理を行う工程と、第3エッチング処理により露出されたシリコン系材料を、第2シリコン層側からの第4エッチング処理で除去することによって、中間層に接するシリコン系材料よりなるプレーションバーを形成する工程と、プレーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【0031】

本発明の第5の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における第1シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、中間層に至るまで第1エッチング処理を行うことによって、第1シリコン層に溝部を形成する工程と、溝部に対してシリコン系材料を成膜する工程と、溝部に成膜されたシリコン系材料に対して、トーションバーへと加工される箇所をマスクするための部位を有する第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行うことによって、中間層に接するシリコン系材料よりなるプレーションバーを形成する工程と、第3シリコン層に対して、プレーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、中間層に至るまで第3エッチング処理を行う工程と、第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【0032】

本発明の第6の側面によると、ミラー形成部と、フレーム部と、トーションバ

ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層よりなる第1材料基板に対して、トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、第1エッチング処理を行うことによって、第1材料基板に溝部を形成する工程と、溝部に対して中間層材料を成膜する工程と、成膜された中間層材料上に、溝部を充填するようにシリコン系材料を堆積させる工程と、第1材料基板と、第1材料基板の溝部を覆う中間層と、当該中間層に接する第2シリコン層とによる積層構造を有する第2材料基板を作成することによって、第2材料基板に内蔵されつつ、中間層に接するシリコン系材料よりなるプレトーションバーを形成する工程と、第1シリコン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、溝部に成膜された中間層材料が露出するまで第2エッチング処理を行う工程と、第2シリコン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、中間層が露出するまで第3エッチング処理を行う工程と、第2エッチング処理により露出された中間層材料、および、第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレトーションバーに接する中間層材料および中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【 0 0 3 3 】

本発明の第7の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層よりなる第1材料基板に対して、トーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1材料基板と、第1材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第2シリコン層による積層構造を有する第2材料基板を作成する工程と、第2シリコン層に対して、トーションバーへと加工される箇所を非マスク

領域に含む第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行う工程と、第1シリコン層に対して、トーションバーへと加工される箇所を非マスク領域に含む第3マスクパターンを介して、第3エッチング処理を行うことによって、中間層に接するプレトーションバーを形成する工程と、第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【 0 0 3 4 】

本発明の第8の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における第1シリコン層に対して、トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1マスクパターンを除去する工程と、第1シリコン層に対して、第2マスクパターンを介して、中間層に至るまで第2エッチング処理を行うことによって、中間層に接するプレトーションバーを形成する工程と、第2シリコン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、中間層に至るまで第3エッチング処理を行う工程と、第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。

【 0 0 3 5 】

本発明の第9の側面によると、ミラー形成部と、フレーム部と、トーションバ

ーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第1シリコン層、トーションバーに相当する厚みを有する第2シリコン層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構造を有する材料基板における第1シリコン層に対して、トーションバーへと加工される箇所をマスクするための第1マスクパターン、および、トーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、トーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、第1マスクパターンを除去する工程と、第1シリコン層に対して、第2マスクパターンを介して、第1中間層に至るまで第2エッチング処理を行うことによって、第1中間層上の第1シリコン層において第3マスクパターンを形成する工程と、第2エッチング処理により露出された第1中間層に対して、第3マスクパターンを介して、第2シリコン層に至るまで第3エッチング処理を行うことによって、第2シリコン層上の第1中間層において第4マスクパターンを形成する工程と、第3エッチング処理により露出された第2シリコン層に対して、第4マスクパターンを介して、第2中間層に至るまで第4エッチング処理を行うことによって、第1中間層および第2中間層に挟まれたプレトーションバーを形成する工程と、第3シリコン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第5マスクパターンを介して、第2中間層に至るまで第5エッチング処理を行う工程と、第5エッチング処理により露出された第2中間層と、プレトーションバー上の第1中間層とに対して第6エッチング処理を行うことによって、プレトーションバーに接する第1中間層および第2中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第1の側面に関して上述したのと略同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。特に第9の側面によると、最終的に形成されるトーションバーの厚みは、材料基板において予め設けられている第1および第2中間層によって規定されているので、トーションバーの厚みについて、より高精度を達成することができる。

【 0 0 3 6 】

本発明の第 8 および第 9 の側面においては、第 2 エッチング処理によって、ミラー形成部および／またはフレーム部における櫛歯電極部を形成することができる。これに代えて、第 2 エッチング処理とは別のエッチング処理によって、ミラー形成部および／またはフレーム部における櫛歯電極部を形成することもできる。

【 0 0 3 7 】

本発明の第 1 0 の側面によると、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための別の方法が提供される。この方法は、第 1 シリコン層、トーションバーに相当する厚みを有する第 2 シリコン層、第 3 シリコン層、第 1 シリコン層および第 2 シリコン層の間の第 1 中間層、ならびに、第 2 シリコン層および第 3 シリコン層の間の第 2 中間層による積層構造を有する材料基板における第 1 シリコン層に対して、トーションバーが形成される領域を非マスク領域に含む第 1 マスクパターンを介して、第 1 中間層に至るまで第 1 エッチング処理を行う工程と、第 1 エッチング処理により露出された第 1 中間層上に、トーションバーへと加工される箇所をマスクするための第 2 マスクパターンを形成する工程と、第 1 中間層に対して、第 2 マスクパターンを介して、第 2 シリコン層に至るまで第 2 エッチング処理を行う工程と、第 1 マスクパターンを除去する工程と、第 2 シリコン層に対して、第 1 マスクパターンの除去によって露出された第 1 中間層を介して、第 2 中間層に至るまで第 3 エッチング処理を行うことによって、第 1 中間層および第 2 中間層に接するプレトーションバーを形成する工程と、第 3 シリコン層に対して、プレトーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、第 2 中間層に至るまで第 4 エッチング処理を行う工程と、第 4 エッチング処理により露出された第 2 中間層と、プレトーションバー上の第 1 中間層とに対して第 5 エッチング処理を行うことによって、プレトーションバーに接する第 1 中間層および第 2 中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする。このような構成によっても、第 1 の側面に関して上述したのと略同様の理由で、材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーが形成される。特に第 1 0 の側面によると、第 9 の側面に関して

上述したのと同様に、最終的に形成されるトーションバーの厚みは、材料基板において予め設けられている第1および第2中間層によって規定されているので、トーションバーの厚みについて、より高精度を達成することができる。

【0038】

本発明の第1から第10の側面において、好ましくは、シリコン層に対するエッチング処理の手段として、高密度なプラズマ中でエッチングを行う誘導結合プラズマエッチングが採用される。これにより、異方性の高いエッチングを良好に行うことができる。また、フレーム部は、第1フレームおよび第2フレームを含み、トーションバーは、第1フレームおよび第2フレームを連結するフレームトーションバーを含み、2軸型マイクロミラー素子が製造される。

【0039】

本発明の第11の側面によるとマイクロミラー素子が提供される。このマイクロミラー素子は、ミラー形成部と、複数のシリコン層および少なくとも1つの中間層を含む積層構造を有するフレーム部と、ミラー形成部よりも薄肉であって、ミラー形成部をフレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端がシリコン層における中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする。

【0040】

このような構成のマイクロミラー素子は、本発明の第1から第10の側面に係る方法で製造することができる。したがって、本発明の第11の側面によっても、その製造過程において、本発明の第1の側面に関して上述したのと同様の効果が奏される。

【0041】

本発明の第11の側面において、好ましくは、フレーム部は第1フレームおよび第2フレームを有し、トーションバーは、第1フレームのシリコン層における中間層に接する部位と、第2フレームのシリコン層における中間層に接する部位とに接続していることによって、2軸型のマイクロミラー素子として構成されている。

【0042】

好ましくは、フレーム部は2つの中間層を有し、トーションバーの少なくとも一端は、2つの中間層の間のシリコン層における2つ中間層に接する部位に接続している。このような構成のマイクロミラー素子は、本発明の第9および第10の側面に係る方法によって製造することができる。したがって、このような構成によると、本発明の第9および第10の側面に関して上述したのと同様の効果が奏される。

【0043】

好ましくは、フレーム部は第1フレームおよび第2フレームを有し、トーションバーは、第1フレームの2つの中間層の間のシリコン層における2つの中間層に接する部位と、第2フレームの2つの中間層の間のシリコン層における2つの中間層に接する部位とに接続している。このような構成によると、2軸型のマイクロミラー素子においても、本発明の第9および第10の側面に関して上述したのと同様の効果が奏される。

【0044】

好ましくは、ミラー形成部は第1櫛歯電極部を有し、フレーム部は、第1櫛歯電極部との間に静電力を生じさせることによりミラー形成部を変位させるための第2櫛歯電極部を有することによって、櫛歯電極型のマイクロミラー素子として構成されている。また、第1フレームは第3櫛歯電極部を有し、第2フレームは、第3櫛歯電極部との間に静電力を生じさせることにより第1フレームおよびミラー形成部を変位させるための第4櫛歯電極部を有することによって、2軸型のマイクロミラー素子においても、櫛歯電極型として構成される。

【0045】

本発明の第1から第11の側面において、好ましくは、本発明において、シリコン層の間に設けられる中間層は、絶縁材料により構成されており、これにより、各シリコン層の電气的分離を効率よく達成することが可能となる。

【0046】

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

【0047】

【発明の実施の形態】

図 1 および図 2 は、本発明の第 1 の実施形態に係るマイクロミラー素子 1 0 0 を表す。図 1 (a) はマイクロミラー素子 1 0 0 の上面図であり、図 1 (b) は下面図である。図 2 (a) ~ (c) は、各々、図 1 の線 A - A、線 B - B、線 C - C に沿った断面図である。

【0 0 4 8】

図 1 に示すように、マイクロミラー素子 1 0 0 は、ミラー形成部 1 1 0、これを囲む内フレーム 1 2 0、内フレーム 1 2 0 を囲む外フレーム 1 3 0、ミラー形成部 1 1 0 と内フレーム 1 2 0 とを連結する一対のトーションバー 1 4 0、内フレーム 1 2 0 と外フレーム 1 3 0 とを連結する一対のトーションバー 1 5 0 を備える。一対のトーションバー 1 4 0 は、内フレーム 1 2 0 に対するミラー形成部 1 1 0 の回転動作の回転軸心 X 1 を規定する。一対のトーションバー 1 5 0 は、外フレーム 1 3 0 に対するおよび内フレーム 1 2 0 およびこれに伴うミラー形成部 1 1 0 の回転動作の回転軸心 X 2 を規定する。本実施形態においては、回転軸心 X 1 と回転軸心 X 2 は略直交している。マイクロミラー素子 1 0 0 は、後述のミラー面 1 1 1 および絶縁層 1 6 0 を除いて導電性材料により一体的に構成されている。導電性材料としては、シリコンやポリシリコンに P や A s などの n 型不純物や B などの p 型不純物をドーブしたものをを用いる。

【0 0 4 9】

ミラー形成部 1 1 0 は、図 1 (a) に示すように、その上面にミラー面 1 1 1 が薄膜形成されている。また、ミラー形成部 1 1 0 の相対向する 2 つの側面には、第 1 櫛歯電極 1 1 0 a、1 1 0 b が延出成形されている。

【0 0 5 0】

内フレーム 1 2 0 は、図 1 (b) および図 2 によく表れているように、内フレーム主部 1 2 1 と、一対の電極基台 1 2 2 と、これらの間の絶縁層 1 6 0 とからなる積層構造を有し、内フレーム主部 1 2 1 と電極基台 1 2 2 は、絶縁層 1 6 0 によって電氣的に分断されている。絶縁層 1 6 0 は、シリコン系材料の表面において、熱酸化法により成長形成された酸化シリコンなどの酸化シリコンよりなる。一対の電極基台 1 2 2 には、内方に延出する第 2 櫛歯電極 1 2 2 a、1 2 2 b

が一体的に成形されており、内フレーム主部 1 2 1 には、外方に延出する第 3 櫛歯電極 1 2 1 a, 1 2 1 b が一体的に成形されている。第 2 櫛歯電極 1 2 2 a, 1 2 2 b は、図 2 (a) に示すように、ミラー形成部 1 1 0 の第 1 櫛歯電極 1 1 0 a, 1 1 0 b の下方に位置しているが、ミラー形成部 1 1 0 の回転動作時において、第 1 櫛歯電極 1 1 0 a, 1 1 0 b の歯と第 2 櫛歯電極 1 2 2 a, 1 2 2 b の歯とが当接しないように、図 2 (c) によく表れているように互いの歯が位置ずれするように配されている。

【0 0 5 1】

一對のトーションバー 1 4 0 は、図 2 (b) に示されているように、各々、ミラー形成部 1 1 0 よりも薄肉であり、ミラー形成部 1 1 0 と内フレーム主部 1 2 1 とに接続している。

【0 0 5 2】

外フレーム 1 3 0 は、図 2 (a) によく表れているように、第 1 外フレーム部 1 3 1 と、第 2 外フレーム部 1 3 2 と、これらの間の絶縁層 1 6 0 とからなる積層構造を有し、第 1 外フレーム部 1 3 1 と第 2 外フレーム部 1 3 2 は電氣的に分断されている。第 2 外フレーム部 1 3 2 には、図 1 (b) によく表れているように、空隙を介して第 1 アイランド 1 3 3、第 2 アイランド 1 3 4、第 3 アイランド 1 3 5、および、第 4 アイランド 1 3 6 が設けられている。図 2 (b) および図 2 (c) によく表れているように、第 1 アイランド 1 3 3 および第 3 アイランド 1 3 5 には、各々、内方に延出する第 4 櫛歯電極 1 3 2 a、1 3 2 b が一体的に成形されている。第 4 櫛歯電極 1 3 2 a, 1 3 2 b は、各々、内フレーム主部 1 2 1 の第 3 櫛歯電極 1 2 1 a, 1 2 1 b の下方に位置しているが、内フレーム 1 2 0 の回転動作時において、第 3 櫛歯電極 1 2 1 a, 1 2 1 b の歯と第 4 櫛歯電極 1 3 2 a, 1 3 2 b の歯とが当接しないように、互いの歯が位置ずれするように配されている。

【0 0 5 3】

一對のトーションバー 1 5 0 は、図 2 (a) に示されているように、内フレーム主部 1 2 1 における絶縁層 1 6 0 に接する箇所と、第 1 外フレーム部 1 3 1 における絶縁層 1 6 0 に接する箇所に接続している。

【 0 0 5 4 】

本実施形態では、第1外フレーム部131に電位を付与すると、図1(a)を参照するとよく理解できるように、第1外フレーム部131と同一のシリコン系材料により一体的に成形されている、トーションバー150、内フレーム主部121、トーションバー140およびミラー形成部110を介して、第1櫛歯電極110a、110bと第3櫛歯電極121a、121bとが同電位となる。この状態において、第2櫛歯電極122aまたは第2櫛歯電極122bに所望の電位を付与し、第1櫛歯電極110aと第2櫛歯電極122aとの間、または、第1櫛歯電極110bと第2櫛歯電極122bとの間に静電力を発生させることによって、ミラー形成部110を、回転軸心X1まわりに揺動させることができる。また、第4櫛歯電極132aまたは第4櫛歯電極132bに所望の電位を付与し、第3櫛歯電極121aと第4櫛歯電極132aとの間、または、第3櫛歯電極121bと第4櫛歯電極132bとの間に静電力を発生させることによって、内フレーム120およびミラー形成部110を、回転軸心X2まわりに揺動させることができる。

【 0 0 5 5 】

図3～図7は、本発明の第2の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子100を形成するための一手法である。図3～図7においては、簡略化の観点より、一の断面によって、主に、ミラー形成部M、トーションバーT、および一組の櫛歯電極E1、E2の形成過程を表す。当該一の断面は、マイクロマシニングが施される材料基板における複数の所定箇所断面をモデル化したものである。具体的には、ミラー形成部Mによって、ミラー形成部110の一部の断面を表し、トーションバーTによって、トーションバー140、150の横断面を表し、櫛歯電極E1によって、第1櫛歯電極110a、110bおよび第2櫛歯電極122a、122bの横断面の一部を表し、櫛歯電極E2によって、第3櫛歯電極121a、121bおよび第4櫛歯電極132a、132bの横断面の一部を表す。また、図3から図7における断面図は、図2の断面図とは上下逆の関係にある。

【 0 0 5 6 】

マイクロミラー素子 1 0 0 の製造においては、まず、図 3 (a) に示すように、基板として、第 1 S O I (Silicon on Insulator) ウエハ 1 を用意する。第 1 S O I ウエハ 1 は、相対的に薄い第 1 シリコン層 1 1 と、厚い第 2 シリコン層 1 2 と、これらに挟まれた中間層としての絶縁層 1 6 0 とからなる積層構造を有する。第 1 シリコン層 1 1 は、P や A s などの n 型の不純物をドーピングすることによって導電性が付与されたシリコンまたはポリシリコンよりなる。第 2 シリコン層 1 2 は、P や A s などの n 型の不純物をドーピングすることによって導電性が付与されたシリコンよりなる。ただし、これら導電性の付与に際しては、B などの p 型の不純物を用いてもよい。絶縁層 1 6 0 は、熱酸化法により、第 1 シリコン層 1 1 または第 2 シリコン層 1 2 の表面に成長形成された酸化シリコンよりなる。絶縁層 1 6 0 の成膜手段としては、熱酸化法に代えて、C V D 法を採用してもよい。絶縁層 1 6 0 の成長形成の後、第 1 シリコン層 1 1 と第 2 シリコン層 1 2 とが接合されて第 1 S O I ウエハ 1 が作成される。本実施形態では、第 1 シリコン層 1 1 の厚みは $5 \mu\text{m}$ であり、第 2 シリコン層 1 2 の厚みは $100 \mu\text{m}$ であり、絶縁層 1 6 0 の厚みは $1 \mu\text{m}$ である。

【 0 0 5 7 】

次に、第 2 シリコン層 1 2 上に、熱酸化法により酸化シリコンよりなる酸化膜を成長させ、これをパターニングして、図 3 (b) に示すように、酸化膜パターン 5 1 を形成する。酸化膜のパターニングにおけるエッチング薬液としては、例えば、フッ酸とフッ化アンモニウムからなるバッファードフッ酸 (ダイキン工業製) を使用することができる。以降の酸化膜のパターニングにも、これを使用することができる。酸化膜パターン 5 1 は、第 2 シリコン層 1 2 において櫛歯電極 E 2 およびフレームへと加工される箇所をマスクするためのものである。より具体的には、酸化膜パターン 5 1 は、図 1 (b) に表れている一対の電極基台 1 2 2、第 2 櫛歯電極 1 2 2 a、1 2 2 b、第 2 外フレーム部 1 3 2 の第 1 ~ 4 アイランド 1 3 3、1 3 4、1 3 5、1 3 6、および、第 4 櫛歯電極 1 3 2 a、1 3 2 b の平面視形態に対応してパターニングされている。また、第 1 シリコン層 1 1 上にフォトリジストをスピニングにより成膜し、露光および現像を経

て、レジストパターン52を形成する。フォトレジストとしては、例えば、AZ P4210（クラリアントジャパン製）やAZ1500（クラリアントジャパン製）を使用することができる。以降のフォトレジストについても、これらを使用することができる。レジストパターン52は、第1シリコン層11において、ミラー形成部Mの形成領域、トーションバーTの形成箇所、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。

【0058】

次に、図3（c）に示すように、第1シリコン層11に対して、レジストパターン52をマスクとして、DRIE（Deep Reactive Ion Etching）により、絶縁層160に至るまでエッチング処理を行う。DRIEでは、エッチングと側壁保護を交互に行うBoschプロセスにおいて、SF₆ガスによるエッチングを8秒行い、C₄F₈ガスによる側壁保護を6.5秒行い、ウエハに印加するバイアスは23Wとすることによって、良好なエッチング処理を行うことができる。以降のシリコン層およびポリシリコン層に対するDRIEについても、この条件を採用することができる。ただし、DRIEに代えて、KOH溶液などによるウェットエッチングを採用してもよい。また、高密度なプラズマ中でエッチングを行う誘導結合プラズマエッチングを採用してもよい。このような第1シリコン層11に対するエッチングにより、後にトーションバーTとなるプレーションバーT'が形成される。プレーションバーT'は、絶縁層160に接しており、5μmの厚みを有する。プレーションバーT'の形成の後、レジストパターン52を剥離する。剥離液としては、AZリムーバ200（クラリアントジャパン）を使用することができる。以降のレジストパターンの剥離についても、これを使用することができる。

【0059】

次に、第1SOIウエハ1におけるプレーションバーT'を形成した面に対して、真空中において、図3（d）に示すように、第3シリコン層13を接合する。このとき、第1SOIウエハ1および第3シリコン層13を1100℃に加熱しておくのが好ましい。第3シリコン層13は、不純物のドーブにより導電性が付与されたシリコンよりなり、100μmの厚みを有する。ただし、これに代

えて、例えば厚み $300\ \mu\text{m}$ のシリコンウエハを、第 1 SOI ウエハ 1 におけるプレーションバー T' を形成した面に接合した後、当該シリコンウエハを研磨して、 $100\ \mu\text{m}$ の厚みの第 3 シリコン層 1 3 としてもよい。これによって、プレーションバー T' を内蔵した第 2 SOI ウエハ 2 が作成される。

【0060】

次に、第 3 シリコン層 1 3 上に熱酸化法により酸化膜を成長させ、これをパターンニングして、図 4 (a) に示すように、酸化膜パターン 5 3 を形成する。酸化膜パターン 5 3 は、第 3 シリコン層 1 3 においてミラー形成部 M、櫛歯電極 E 1 およびフレームへと加工される箇所をマスクするためのものである。より具体的には、酸化膜パターン 5 3 は、図 1 (a) に表れているミラー形成部 1 1 0、第 1 櫛歯電極 1 1 0 a, 1 1 0 b、内フレーム主部 1 2 1、第 3 櫛歯電極 1 2 1 a, 1 2 1 b、および、第 1 外フレーム部 1 3 1 の平面視形態に対応させてパターンニングされている。

【0061】

次に、第 2 シリコン層 1 2 上にフォトリソを成膜し、露光および現像を経て、図 4 (b) に示すように、レジストパターン 5 4 を形成する。レジストパターン 5 4 は、第 2 シリコン層 1 2 において、ミラー形成部 M に対応する領域以外をマスクするためのものである。なお、簡略化の観点より、図 4 (b) において、レジストパターン 5 4 は第 2 シリコン層 1 2 に接していないが、実際には、レジストパターン 5 4 は、酸化膜パターン 5 1 を覆いつつ、第 2 シリコン層 1 2 上に密接して形成されている。以降の図面におけるシリコン層およびその上に形成されるレジストパターンについての描写も同様である。

【0062】

次に、図 4 (c) に示すように、第 2 シリコン層 1 2 に対して、レジストパターン 5 4 をマスクとして、DRIE により、絶縁層 1 6 0 に至るまでエッチング処理を行う。このとき、 SF_6 ガスおよび C_4F_8 ガスを用いた DRIE によって、絶縁層 1 6 0 は、ほとんどエッチングされない。

【0063】

次に、図 4 (d) に示すように、前工程における DRIE によって露出された

絶縁層160を、エッチング除去する。このとき、酸化シリコンよりなる絶縁層160に対するエッチング液としては、例えば、フッ酸とフッ化アンモニウムを含むバッファードフッ酸を使用することができる。以降の絶縁層160のエッチングについても、これを使用することができる。

【0064】

次に、図4(e)に示すように、絶縁層160が除去された第1シリコン層11およびこれに連続する第3シリコン層13に対して、DRIEによるエッチング処理を行うことによって、ミラー形成部Mの一部を薄肉に形成する。このように、本実施形態では、ミラー形成部Mの一部の厚みについても制御可能である。ミラー形成部Mの一部を薄くすることによって、ミラー形成部Mの軽量化を達成でき、その結果、完成品のマイクロミラー素子100においてミラー形成部110の動作速度が向上し、光スイッチング装置に用いた場合にはスイッチング速度が向上することとなる。

【0065】

次に、レジストパターン54を剥離した後、図5(a)に示すように、図中上方からのスプレーにより、フォトレジスト55'を成膜する。スプレーに供するフォトレジスト溶液は、例えば、AZP4210(クラリアントジャパン製)をAZ5200シンナー(クラリアントジャパン製)で5倍希釈したものを使用することができる。以降のフォトレジストスプレーについても、これを使用することができる。

【0066】

次に、フォトレジスト55'に対する露光および現像を経て、図5(b)に示すように、レジストパターン55を形成する。すなわち、第2シリコン層12上からフォトレジスト55'を剥離する。レジストパターン55は、第3シリコン層13におけるミラー形成部Mの裏面をマスクするためのものである。

【0067】

次に、図5(c)に示すように、第2シリコン層12に対して、酸化膜パターン51をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E2が形成される。このとき、ミラー形成部

Mは、レジストパターン55によりマスクされているので、エッチングされない。その後、図5(d)に示すように、レジストパターン55を、ミラー形成部Mの裏面から除去する。

【0068】

次に、図6(a)に示すように、第3シリコン層13上にフォトレジスト56'をスピンコーティングにより成膜し、露光および現像を経て、図6(b)に示すように、レジストパターン56を形成する。レジストパターン56は、第3シリコン層13およびこれに連続する第1シリコン層11におけるミラー形成部Mの形成領域、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。

【0069】

次に、図6(c)に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、レジストパターン56をマスクとして、DRIEにより、プレーションバーT'が露出するまでエッチング処理を行う。その後、図6(d)に示すように、レジストパターン56を剥離する。

【0070】

次に、図7(a)に示すように、図中下方からのスプレーにより、フォトレジスト57'を成膜し、露光および現像を経て、図7(b)に示すようなレジストパターン57を形成する。レジストパターン57は、プレーションバーT'をマスクするためのものである。

【0071】

次に、図7(c)に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、酸化膜パターン53をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E1が形成される。このとき、レジストパターン57によりマスクされているプレーションバーT'はエッチングされない。

【0072】

次に、レジストパターン57を除去した後、エッチング液に浸漬することによって、図7(d)に示すように、露出している絶縁層160をエッチング除去す

る。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 5 1, 5 3 も同時に除去される。これによって、厚み 1 0 0 μ m の上下一組の櫛歯電極 E 1, E 2 が形成される。また、第 2 S O I ウエハ 2 の中間に正確に配置するとともに、高精度に 5 μ m とされた厚みを有する薄肉のトーションバー T が形成される。更に、薄肉な部位を有するミラー形成部 M が形成される。これらの結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【 0 0 7 3 】

図 8 ～ 図 1 2 は、本発明の第 3 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 8 ～ 図 1 2 においては、図 3 ～ 図 7 と同様に、モデル化した一の断面によって、主に、ミラー形成部 M、トーションバー T、および一組の櫛歯電極 E 1, E 2 の形成過程を表す。

【 0 0 7 4 】

本実施形態では、まず、第 2 の実施形態について図 3 (a) ～ (c) を参照して説明したのと同様の工程を経て、第 1 S O I ウエハ 1 に対して図 8 (a) に示す状態にまで加工する。具体的には、図 8 (a) に示す第 1 S O I ウエハ 1 には、第 2 シリコン層 1 2 上に酸化膜パターン 5 1 が形成されており、かつ、レジストパターン 5 2 をマスクとした D R I E により、第 1 シリコン層 1 1 において、5 μ m の厚みを有するプレトーションバー T' が形成されている。

【 0 0 7 5 】

次に、レジストパターン 5 2 を剥離して、第 1 シリコン層 1 1 上に熱酸化法により酸化膜を成長させ、これをパターニングして、図 8 (b) に示すように、酸化膜パターン 5 8 を形成する。酸化膜パターン 5 8 は、後のエッチング工程において、プレトーションバー T' をマスクするためのものである。

【 0 0 7 6 】

一方、本実施形態では、第 1 S O I ウエハ 1 に接合されて第 3 シリコン層 1 3 となるシリコンウエハ 1 3' を用意し、シリコンウエハ 1 3' 上にフォトリジストを成膜し、露光および現像を経て、図 8 (c) に示すように、レジストパター

ン 5 9 を形成する。シリコンウエハ 1 3' は、不純物のドーブにより導電性が付与されたシリコンよりなり、1 0 0 μ m の厚みを有する。レジストパターン 5 9 は、シリコンウエハ 1 3' におけるミラー形成部 M の形成領域、櫛歯電極 E 1 の形成領域、およびフレームの形成領域をマスクするためのものである。

【 0 0 7 7 】

次に、図 8 (d) に示すように、シリコンウエハ 1 3' に対して、レジストパターン 5 9 をマスクとして、D R I E により、所定の深さまでエッチング処理を行うことによって、溝部 1 3 a を形成する。その後、レジストパターン 5 9 を剥離する。

【 0 0 7 8 】

そして、図 8 (e) に示すように、第 1 S O I ウエハ 1 の第 1 シリコン層 1 1 に対して、真空中において 1 1 0 0 $^{\circ}$ C に加熱した状態で、シリコンウエハ 1 3' を接合する。このとき、プレーションバー T' が、シリコンウエハ 1 3' の溝部 1 3 a に臨むように、両ウエハを位置合わせする。このように、プレーションバー T' を内蔵しつつ、第 3 シリコン層 1 3 を伴った第 2 S O I ウエハ 2 が作成される。

【 0 0 7 9 】

次に、第 3 シリコン層 1 3 上に熱酸化法により酸化膜を成長させ、これをパターニングして、図 9 (a) に示すように、第 1 の実施形態と同様の酸化膜パターン 5 3 を形成する。具体的には、酸化膜パターン 5 3 は、図 1 (a) に表れているミラー形成部 1 1 0、第 1 櫛歯電極 1 1 0 a、1 1 0 b、内フレーム主部 1 2 1、第 3 櫛歯電極 1 2 1 a、1 2 1 b、および、第 1 外フレーム部 1 3 1 の平面視形態に対応させてパターニングされている。

【 0 0 8 0 】

次に、第 2 シリコン層 1 2 上にフォトリジストを成膜し、露光および現像を経て、図 9 (b) に示すように、レジストパターン 5 4 を形成する。レジストパターン 5 4 は、第 2 シリコン層 1 2 におけるミラー形成部 M に対応する領域以外をマスクするためのものである。次に、図 9 (c) に示すように、第 2 シリコン層 1 2 に対して、レジストパターン 5 4 をマスクとして、D R I E により、絶縁層

160に至るまでエッチング処理を行う。次に、図9（d）に示すように、前工程におけるDRIEによって露出された絶縁層160を、エッチング除去する。次に、図9（e）に示すように、絶縁層160が除去された第1シリコン層11およびこれに連続する第3シリコン層13に対して、DRIEによるエッチング処理を行うことによって、ミラー形成部Mの一部を薄肉に成形する。本実施形態の図9に示す工程は、第2の実施形態について図4を参照して説明した工程と略同様である。

【0081】

次に、レジストパターン54を剥離した後、図10（a）に示すように、図中上方からのスプレーにより、フォトリソグスト55'を成膜し、露光および現像を経て、図10（b）に示すようなレジストパターン55を形成する。レジストパターン55は、第3シリコン層13におけるミラー形成部Mの裏面をマスクするためのものである。次に、図10（c）に示すように、第1シリコン層11に対して、酸化膜パターン51をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行う。これによって、櫛歯電極E2が形成される。その後、図10（d）に示すように、レジストパターン55を除去する。本実施形態の図10に示す工程は、第2の実施形態について図5を参照して説明した工程と略同様である。

【0082】

次に、図11（a）に示すように、第3シリコン層13上にフォトリソグスト56'を成膜し、露光および現像を経て、図11（b）に示すように、レジストパターン56を形成する。レジストパターン56は、第3シリコン層13およびこれに連続する第1シリコン層11におけるミラー形成部Mの形成領域、櫛歯電極E1の形成領域、およびフレームの形成領域をマスクするためのものである。次に、図11（c）に示すように、第3シリコン層13およびこれに連続する第1シリコン層11に対して、レジストパターン56をマスクとして、DRIEにより、プレーションバーT'が露出するまでエッチング処理を行う。このとき、プレーションバーT'上には酸化膜パターン58が形成されているので、プレーションバーT'がエッチングされるのを適切に防止することができる。その

後、図 1 1 (d) に示すように、レジストパターン 5 6 を剥離する。本実施形態の図 1 1 に示す工程は、第 2 の実施形態について図 6 を参照して説明した工程と略同様である。

【 0 0 8 3 】

次に、図 1 2 (a) に示すように、図中下方からのスプレーにより、フォトレジスト 5 7' を成膜し、露光および現像を経て、図 1 2 (b) に示すようなレジストパターン 5 7 を形成する。レジストパターン 5 7 は、プレーションバー T' を更にマスクするためのものである。次に、図 1 2 (c) に示すように、第 3 シリコン層 1 3 およびこれに連続する第 1 シリコン層 1 1 に対して、酸化膜パターン 5 3 をマスクとして、DRIE により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、櫛歯電極 E 1 が形成される。このとき、プレーションバー T' は、酸化膜パターン 5 8 に加えてレジストパターン 5 7 によって更にマスクされるため、不当に侵食されるのが良好に防止されている。次に、図 1 2 (d) に示すように、レジストパターン 5 7 を除去した後、露出している絶縁層 1 6 0 および酸化膜パターン 5 8 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 5 1, 5 3 も同時に除去される。これによって、厚み $100\mu\text{m}$ の上下一組の櫛歯電極 E 1, E 2 が形成される。また、第 2 SOI ウエハ 2 の中間に正確に配置するとともに、高精度に $5\mu\text{m}$ とされた厚みを有する薄肉のトーションバー T が形成される。更に、薄肉な部位を有するミラー形成部 M が形成される。これらの結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。なお、本実施形態の図 1 2 に示す工程は、第 2 の実施形態について図 7 を参照して説明した工程と略同様である。

【 0 0 8 4 】

図 1 3 ～図 1 7 は、本発明の第 4 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 1 3 ～図 1 7 においては、図 3 ～図 7 と同様に、モデル化した一の断面によって、主に、ミラー形成部 M、トーションバー T、および一組の櫛歯電極 E 1, E 2 の形成過程を表す。

【0085】

本実施形態では、まず、図13(a)に示すように、第2の実施形態における図3(a)に示したのと同じ第1SOIウエハ1を用意する。次に、図13(b)に示すように、第2の実施形態における図3(b)に示したのと同様に、第2シリコン層12上に、熱酸化法により酸化シリコンよりなる酸化膜を成長させ、これをパターニングすることによって酸化膜パターン51を形成する。本工程では、第1のシリコン層上にも酸化膜58'を成長させるが、酸化膜58'に対してはパターニングを施さない。

【0086】

次に、酸化膜58'上にフォトリソを成膜し、これをパターニングすることによって、図13(c)に示すように、レジストパターン60を形成する。次に、レジストパターン60をマスクとして、酸化膜58'をエッチングし、その後、レジストパターン60を剥離することによって、図13(d)に示すように、酸化膜パターン58を形成する。酸化膜パターン58は、後のエッチング工程において、プレーションバーT'をマスクするためのものである。

【0087】

次に、第3の実施形態に関して図8の(c)および(d)を参照して説明したのと同様のシリコンウエハ13'を用意し、レジストパターン59を剥離した後のシリコンウエハ13'を、図13(e)に示すように、本実施形態の第1SOIウエハ1に対して接合する。このとき、後の工程でプレーションバーT'をマスクするための酸化膜パターン58が、シリコンウエハ13'の溝部13aに臨むように、両ウエハを位置合わせする。

【0088】

次に、第3シリコン層13上に熱酸化法により酸化膜を成長させ、これをパターニングして、図14(a)に示すように、第1の実施形態と同様の酸化膜パターン53を形成する。

【0089】

次に、第2シリコン層12上にフォトリソを成膜し、露光および現像を経て、図14(b)に示すように、レジストパターン54を形成する。レジストパ

ターン 5 4 は、第 2 シリコン層 1 2 におけるミラー形成部 M に対応する領域以外をマスクするためのものである。次に、図 1 4 (c) に示すように、第 2 シリコン層 1 2 に対して、レジストパターン 5 4 をマスクとして、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。次に、図 1 4 (d) に示すように、前工程における D R I E によって露出された絶縁層 1 6 0 を、エッチング除去する。次に、図 1 4 (e) に示すように、絶縁層 1 6 0 が除去された第 1 シリコン層 1 1 およびこれに連続する第 3 シリコン層 1 3 に対して、D R I E によるエッチング処理を行うことによって、ミラー形成部 M の一部を薄肉に成形する。本実施形態の図 1 4 に示す工程は、第 2 の実施形態について図 4 を参照して説明した工程と略同様である。

【 0 0 9 0 】

次に、レジストパターン 5 4 を剥離した後、図 1 5 (a) に示すように、図中上方からのスプレーにより、フォトレジスト 5 5' を成膜し、露光および現像を経て、図 1 5 (b) に示すようなレジストパターン 5 5 を形成する。レジストパターン 5 5 は、第 3 シリコン層 1 3 におけるミラー形成部 M の裏面をマスクするためのものである。次に、図 1 5 (c) に示すように、第 1 シリコン層 1 1 に対して、酸化膜パターン 5 1 をマスクとして、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、櫛歯電極 E 2 が形成される。その後、図 1 5 (d) に示すように、レジストパターン 5 5 を除去する。本実施形態の図 1 5 に示す工程は、第 2 の実施形態について図 5 を参照して説明した工程と略同様である。

【 0 0 9 1 】

次に、図 1 6 (a) に示すように、第 3 シリコン層 1 3 上にフォトレジスト 5 6' を成膜し、露光および現像を経て、図 1 6 (b) に示すように、レジストパターン 5 6 を形成する。レジストパターン 5 6 は、第 3 シリコン層 1 3 およびこれに連続する第 1 シリコン層 1 1 におけるミラー形成部 M の形成領域、櫛歯電極 E 1 の形成領域、およびフレームの形成領域をマスクするためのものである。次に、図 1 6 (c) に示すように、第 3 シリコン層 1 3 およびこれに連続する第 1 シリコン層 1 1 に対して、レジストパターン 5 6 をマスクとして、D R I E によ

り、酸化膜 5 8 を露出させ、更に絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、絶縁層 1 6 0 に接するプレーションバー T' が形成される。このとき、プレーションバー T' 上には酸化膜パターン 5 8 が形成されているので、プレーションバー T' が不当にエッチングされるのを適切に防止することができる。その後、図 1 6 (d) に示すように、レジストパターン 5 6 を剥離する。本実施形態の図 1 6 に示す工程は、第 2 の実施形態について図 6 を参照して説明した工程と略同様である。

【0092】

次に、図 1 7 (a) に示すように、図中下方からのスプレーにより、フォトレジスト 5 7' を成膜し、露光および現像を経て、図 1 7 (b) に示すようなレジストパターン 5 7 を形成する。レジストパターン 5 7 は、プレーションバー T' を更にマスクするためのものである。次に、図 1 7 (c) に示すように、第 3 シリコン層 1 3 およびこれに連続する第 1 シリコン層 1 1 に対して、酸化膜パターン 5 3 をマスクとして、DRIE により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、櫛歯電極 E 1 が形成される。このとき、プレーションバー T' は、酸化膜パターン 5 8 に加えてレジストパターン 5 7 によって更にマスクされるため、不当に侵食されるのが良好に防止されている。次に、図 1 7 (d) に示すように、レジストパターン 5 7 を除去した後、露出している絶縁層 1 6 0 および酸化膜パターン 5 8 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 5 1, 5 3 も同時に除去される。これによって、厚み 1 0 0 μ m の上下一組の櫛歯電極 E 1, E 2 が形成される。また、第 2 S O I ウエハ 2 の中間に正確に配置するとともに、高精度に 5 μ m とされた厚みを有する薄肉のトーションバー T が形成される。更に、薄肉な部位を有するミラー形成部 M が形成される。これらの結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。なお、本実施形態の図 1 7 に示す工程は、第 2 の実施形態について図 7 を参照して説明した工程と略同様である。

【0093】

図 1 8 および図 1 9 は、本発明の第 5 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によっ

て上述のマイクロミラー素子100を形成するための一手法である。図18および図19においては、モデル化した一の断面によって、主に、トーションバーTの形成過程を表す。

【0094】

本実施形態では、まず、図18(a)に示すように、SOIウエハ3上に、酸化膜やフォトレジストによりマスクパターン61が形成される。SOIウエハ3は、第1シリコン層14と、第2シリコン層15と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層14および第2シリコン層15は、PやAsなどのn型の不純物をドーピングすることによって導電性が付与されたシリコンよりなる。絶縁層160は、熱酸化法により、第1シリコン層14または第2シリコン層15の表面に成長形成された酸化シリコンよりなる。本実施形態では、第1シリコン層14の厚みは100 μ mであり、第2シリコン層15の厚みは100 μ mであり、絶縁層160の厚みは1 μ mである。

【0095】

次に、図18(b)に示すように、第1シリコン層14に対して、マスクパターン61をマスクとして、DRIEにより、絶縁層160に至るまでエッチング処理を行うことによって、溝部14aを形成する。その後、マスクパターン61を除去する。次に、図18(c)に示すように、SOIウエハ3の表面全体にわたって、ポリシリコン層14'、15'を成膜する。成膜技術としては、減圧CVDを採用することができる。以降のポリシリコン層の成膜においても、減圧CVDを採用することができる。本実施形態では、ポリシリコン層14'、15'の厚みは5 μ mである。このとき用いるポリシリコンには、不純物をドーピングすることによって予め導電性を付与しておく。次に、第2シリコン層15側のポリシリコン層15'上に熱酸化法により酸化膜を成長させ、これをパターニングして、図18(d)に示すように、酸化膜パターン62を形成する。

【0096】

次に、図19(a)に示すように、第2シリコン層15およびこれに積層するポリシリコン層15'に対して、酸化膜パターン62をマスクとして、DRIE

により、絶縁層 1 6 0 に至るまでエッチング処理を行う。次に、図 1 9 (b) に示すように、前工程における D R I E によって露出された絶縁層 1 6 0 を、エッチング除去する。次に、図 1 9 (c) に示すように、前工程において第 2 シリコン層 1 5 側に露出されたポリシリコン層 1 4' を、D R I E によって、第 2 シリコン層 1 5 の側からエッチング除去する。これによって、絶縁層 1 6 0 に接するプレーションバー T' が形成される。次に、図 1 9 (d) に示すように、プレーションバー T' に接する絶縁層 1 6 0 をエッチング除去する。具体的には、S O I ウエハ 3 をエッチング液に浸漬させることによって、絶縁層 1 6 0 を溶解し、それまでプレーションバー T' に接する絶縁層 1 6 0 に接合していた第 2 シリコン層 1 5 などを取り除く。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 6 2 も同時に除去される。その結果、トーションバー T が形成される。

【 0 0 9 7 】

このように、本実施形態においても、まず、絶縁層 1 6 0 に接するプレーションバー T' が形成され、その後の工程で、プレーションバー T' が接していた絶縁層 1 6 0 が除去されて、トーションバー T が形成される。プレーションバー T' の厚みは、図 1 8 (c) に示す工程において成膜されるポリシリコン層 1 4' の膜厚によって決定することができる。そのため、本実施形態では、S O I ウエハ 3 の中間に正確に配置するとともに、成膜技術によって高精度に $5 \mu m$ とされた厚みを有する薄肉のトーションバー T が形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【 0 0 9 8 】

図 2 0 および図 2 1 は、本発明の第 6 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 2 0 および図 2 1 においては、図 1 8 および図 1 9 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【 0 0 9 9 】

本実施形態では、まず、第 5 の実施形態について図 1 8 (a) ~ (c) を参照

して説明したのと同様の工程を経て、S O I ウエハ 3 に対して図 2 0 (a) に示す状態にまで加工する。具体的には、図 2 0 (a) に示す S O I ウエハ 3 は、第 1 シリコン層 1 4 と、第 2 シリコン層 1 5 と、これらの間の絶縁層 1 6 0 とによる積層構造を有し、第 1 シリコン層 1 4 には、溝部 1 4 a が形成されている。そして、S O I ウエハ 3 の表面全体にわたって、ポリシリコン層 1 4' , 1 5' が成膜されている。

【 0 1 0 0 】

本実施形態では、次に、図 2 0 (b) に示すように、ポリシリコン層 1 4' 上にフォトリソグレイスト 6 3' を成膜し、これをパターニングすることによって、図 2 0 (c) に示すように、レジストパターン 6 3 を形成する。レジストパターン 6 3 は、ポリシリコン層 1 4' においてトーションバー T へと加工される箇所をマスクするためのものである。次に、図 2 0 (c) の工程で露出されたポリシリコン層 1 4' を、図 2 0 (d) に示すように、レジストパターン 6 3 をマスクとして、D R I E によりエッチング除去する。これにより、絶縁層 1 6 0 に接するプレトーションバー T' が形成される。

【 0 1 0 1 】

次に、図 2 1 (a) に示すように、レジストパターン 6 3 を除去する。次に、ポリシリコン層 1 5' 上にレジストを成膜し、これをパターニングすることによって、図 2 1 (b) に示すように、レジストパターン 6 4 を形成する。次に、第 2 シリコン層 1 5 およびこれに積層されたポリシリコン層 1 5' に対して、レジストパターン 6 4 をマスクとして、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。次に、図 2 1 (d) に示すように、プレトーションバー T' が接していた絶縁層 1 6 0 をエッチング除去することによって、トーションバー T が完成する。この後、必要に応じてレジストパターン 6 4 を除去する。

【 0 1 0 2 】

このように、本実施形態においても、まず、絶縁層 1 6 0 に接するプレトーションバー T' が形成され、その後の工程で、プレトーションバー T' が接していた絶縁層 1 6 0 が除去されて、トーションバー T が形成される。プレトーションバー T' の厚みは、図 2 0 (a) に示す工程において成膜されているポリシリコ

ン層 1 4' の膜厚によって決定することができる。そのため、本実施形態では、S O I ウエハ 3 の中間に正確に配置するとともに、成膜技術によって高精度に 5 μ m とされた厚みを有する薄肉のトーションバー T が形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【0 1 0 3】

図 2 2 および図 2 3 は、本発明の第 7 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 2 2 および図 2 3 においては、図 1 8 および図 1 9 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【0 1 0 4】

本実施形態では、まず、図 2 2 (a) に示すように、所定の溝部 1 6 a が形成されて、後に第 1 シリコン層 1 6 となるシリコンウエハ 4 の当該溝部 1 6 a 側の表面に、酸化膜 6 5' が形成され、更に、酸化膜 6 5' 上に、溝部 1 6 a が閉塞されるように、ポリシリコン層 1 6' が積層される。次に、図 2 2 (b) に示すように、溝部 1 6 a に充填された部分を残して、酸化膜 6 5' およびポリシリコン層 1 6' を研磨によって除去する。次に、図 2 2 (c) に示すように、シリコンウエハ 4 の表面全体にわたって、熱酸化法により、酸化膜 6 6' , 6 7' が成長形成される。酸化膜 6 6' は、後に、材料基板における中間層としての絶縁層 1 6 0 となる。したがって、本工程において、絶縁層 1 6 0 に接するポリシリコン 1 6' よりなるプレトーションバー T' が形成されていることになる。次に、図 2 2 (d) に示すように、シリコンウエハ 4 の溝部 1 6 a 側に第 2 シリコン層 1 7 を接合する。これによって、第 1 シリコン層 1 6 と、第 2 シリコン層 1 7 と、これらの間の酸化膜 6 6' すなわち絶縁層 1 6 0 による積層構造を有する S O I ウエハ 5 が作成される。次に、第 1 シリコン層 1 6 側で表面に露出している酸化膜 6 7' をパターニングすることによって、図 2 2 (e) に示すように、酸化膜パターン 6 7 を形成する。

【0 1 0 5】

次に、図 2 3 (a) に示すように、酸化膜パターン 6 7 をマスクとして、第 1

シリコン層 1 6 に対して、D R I E により、溝部 1 6 a に成膜された酸化膜 6 5 ' が露出するまでエッチング処理を行う。次に、第 2 シリコン層 1 7 上に酸化膜を成長させ、これをパターンニングすることによって、図 2 3 (b) に示すように、酸化膜パターン 6 8 を形成する。次に、図 2 3 (c) に示すように、酸化膜パターン 6 8 をマスクとして、第 2 シリコン層 1 7 に対して、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理する。次に、図 2 3 (d) に示すように、エッチング液に浸漬することによって、図 2 3 (c) の工程において露出された絶縁層 1 6 0、および、酸化膜 6 5 ' をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 6 7, 6 8 も同時に除去される。これによって、トーションバー T が形成される。

【 0 1 0 6 】

このように、本実施形態においても、まず、絶縁層 1 6 0 に接するプレトーションバー T ' が形成され、その後の工程で、プレトーションバー T ' が接していた絶縁層 1 6 0 が除去されて、トーションバー T が形成される。プレトーションバー T ' の厚みは、図 2 2 の (a) および (b) に示す工程において成膜および研磨されているポリシリコン層 1 6 ' の厚みによって決定することができる。そのため、本実施形態では、S O I ウエハ 5 の中間に正確に配置するとともに、高精度に 5 μ m とされた厚みを有する薄肉のトーションバー T が形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【 0 1 0 7 】

図 2 4 および図 2 5 は、本発明の第 8 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 2 4 および図 2 5 においては、図 1 8 および図 1 9 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【 0 1 0 8 】

本実施形態では、まず、図 2 4 (a) に示すように、トーションバー T へと加工される箇所をマスクするマスクパターンを介してトーションバー T の厚みに相当する深さまでエッチング処理が施され、後に第 1 シリコン層 1 8 となるシリコ

ンウエハ6を用意する。次に、図24(b)に示すように、このシリコンウエハ6のエッチング処理済み表面に、酸化膜69'が形成されている第2シリコン層19を接合する。これによって、SOIウエハ7が作成され、酸化膜69'は、SOIウエハ7における中間層としての絶縁層160となる。次に、図24(c)に示すように、第2シリコン層19上に酸化膜パターン70を形成する。次に、図24(d)に示すように、この酸化膜パターン70をマスクとして、第2シリコン層19に対して、DRIEにより、絶縁層160に至るまでエッチング処理を行う。

【0109】

次に、図25(a)に示すように、第1シリコン層18上に酸化膜パターン71を形成する。次に、図25(b)に示すように、この酸化膜パターン71をマスクとして、第1シリコン層18に対して、DRIEにより、所定深さまでエッチング処理を行う。これによって、絶縁層160に接するプレーションバーT'が形成される。次に、図25(c)に示すように、プレーションバーT'が接する絶縁層160をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン70, 71も同時に除去される。これによって、トーションバーTが形成される。

【0110】

このように、本実施形態においても、まず、絶縁層160に接するプレーションバーT'が形成され、その後の工程で、プレーションバーT'が接していた絶縁層160が除去されて、トーションバーTが形成される。プレーションバーT'の厚みは、図24(a)に示す工程において行うエッチングの深さによって決定することができる。そのため、本実施形態では、SOIウエハ7の中間に正確に配置するとともに、高精度に5 μ mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

【0111】

図26および図27は、本発明の第9の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法も、マイクロマシニング技術によっ

て上述のマイクロミラー素子 1 0 0 を形成するための一手法である。図 2 6 および図 2 7 においては、図 1 8 および図 1 9 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【 0 1 1 2 】

本実施形態では、まず、図 2 6 (a) に示すように、S O I ウエハ 8 上に酸化膜パターン 7 2 が形成される。S O I ウエハ 8 は、第 1 シリコン層 2 0 と、第 2 シリコン層 2 1 と、これらに挟まれた中間層としての絶縁層 1 6 0 とからなる積層構造を有する。第 1 シリコン層 2 0 および第 2 シリコン層 2 1 は、P や A s などの n 型の不純物をドーピングすることによって導電性が付与されたシリコンよりなる。絶縁層 1 6 0 は、熱酸化法により、第 1 シリコン層 2 0 または第 2 シリコン層 2 1 の表面に成長形成された酸化シリコンよりなる。本実施形態では、第 1 シリコン層 2 0 の厚みは $100\ \mu\text{m}$ であり、第 2 シリコン層 2 1 の厚みは $100\ \mu\text{m}$ であり、絶縁層 1 6 0 の厚みは $1\ \mu\text{m}$ である。

【 0 1 1 3 】

次に、図 2 6 (b) に示すように、酸化膜パターン 7 2 が形成されていない第 1 シリコン層 2 0 の表面にレジストパターン 7 3 を形成する。レジストパターン 7 3 は、トーションバー T へと加工される箇所をマスクするためのものである。次に、図 2 6 (c) に示すように、酸化膜パターン 7 2 およびレジストパターン 7 3 をマスクとして、トーションバー T の厚みに相当する深さまで、D R I E によりエッチング処理を行う。本実施形態では $5\ \mu\text{m}$ の深さまで行う。この後、図 2 6 (d) に示すように、レジストパターン 7 3 を除去する。次に、図 2 6 (e) に示すように、第 1 シリコン層 2 0 に対して、酸化膜パターン 7 2 をマスクとして、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、絶縁層 1 6 0 に接するプレトーションバー T' が形成される。

【 0 1 1 4 】

次に、図 2 7 (a) に示すように、第 2 シリコン層 2 1 上に酸化膜パターン 7 4 を形成する。次に、図 2 7 (b) に示すように、この酸化膜パターン 7 4 をマスクとして、D R I E により、第 2 シリコン層 2 1 に対して絶縁層 1 6 0 に至るまでエッチング処理を行う。次に、図 2 7 (c) に示すように、エッチング液に

浸漬することによって、プレーションバーT' が接する絶縁層160をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン72, 74も同時に除去される。これによって、トーションバーTが形成される。

【0115】

このように、本実施形態においては、まず、絶縁層160に接するプレーションバーT' が、2段階のエッチング処理によって形成される。その後の工程で、プレーションバーT' が接していた絶縁層160が除去され、トーションバーTが形成される。そのため、本実施形態では、SOIウエハ8の中間に正確に配置するとともに、高精度に5 μ mとされた厚みを有する薄肉のトーションバーTが形成されることとなる。その結果、低電力で駆動可能なマイクロミラー100が得られる。

【0116】

図28および図29は、上述の第9の実施形態において、同一工程のエッチング処理により、トーションバーTとともに櫛歯電極E1, E2を形成する場合の一連の工程を表す。

【0117】

まず、図28(a)に示すように、基板として、SOIウエハ8を用意する。SOIウエハ8は、上述のように、第1シリコン層20と、第2シリコン層21と、これらに挟まれた中間層としての絶縁層160とからなる積層構造を有する。第1シリコン層20および第2シリコン層21は、PやAsなどのn型の不純物をドーピングすることによって導電性が付与されたシリコンよりなる。絶縁層160は、熱酸化法により、第1シリコン層20または第2シリコン層21の表面に成長形成された酸化シリコンよりなる。

【0118】

次に、第1シリコン層20および第2シリコン層21上に熱酸化法により酸化膜を成長させ、これをパターニングして、図28(b)に示すように、酸化膜パターン72, 74を形成する。酸化膜パターン72, 74は、第1シリコン層20および第2シリコン層21において櫛歯電極E1, E2へと加工される箇所を

マスクするためのものである。次に、図 2 8 (c) に示すように、第 1 シリコン層 2 0 上において、酸化膜パターン 7 2 が形成されていない箇所において、トーションバー T へと形成される箇所をマスクするためのレジストパターン 7 3 を形成する。次に、図 2 8 (d) に示すように、酸化膜パターン 7 2 およびレジストパターン 7 3 をマスクとして、トーションバー T の厚みに相当する $5\ \mu\text{m}$ 深さまで、DRIE によりエッチング処理を行う。

【0119】

次に、図 2 9 (a) に示すように、レジストパターン 7 3 を除去する。次に、図 2 9 (b) に示すように、第 1 シリコン層 2 0 に対して、酸化膜パターン 7 2 をマスクとして、DRIE により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、絶縁層 1 6 0 に接するプレトーションバー T' が形成されるとともに、絶縁層 1 6 0 に接する櫛歯電極 E 2 が形成される。次に、図 2 9 (c) に示すように、酸化膜パターン 7 4 をマスクとして、第 2 シリコン層 2 1 に対して、DRIE により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、櫛歯電極 E 1 が形成される。次に、図 2 9 (d) に示すように、図 2 9 の (b) および (c) の工程で露出されたプレトーションバー T' が接する絶縁層 1 6 0 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 7 2, 7 4 も同時に除去される。これによって、トーションバー T が形成される。

【0120】

図 2 9 (a) の工程で行った DRIE では、トーションバーの厚みに相当する深さ $5\ \mu\text{m}$ のエッチングであるため、櫛歯電極部分とトーションバー部分のエッチングレート差はほとんどない。しかしながら、図 2 9 (b) の工程で行った DRIE では、深さ数十 μm のエッチングであるため、櫛歯電極部分とトーションバー部分では、開口面積の差に基づいてエッチングレートに差が生じ、トーションバー部分の方が速く即ち深くエッチングされる傾向にある。そのため、このようなエッチングレート差を考慮する必要がある場合には、エッチングレートに差が生じない図 2 9 (a) の工程で行うエッチングについては、所望のトーションバー厚みである $5\ \mu\text{m}$ よりも、若干深くエッチングしておく。こうすることによ

って、図 2 9 (b) に示す工程のエッチング処理において、櫛歯電極部分におけるエッチングが絶縁層 1 6 0 に達したときに、トーションバー部分では、プレトーションバー T' の上面が更にエッチングされ、プレトーションバー T' の厚みについて、所望の厚みである $5\mu\text{m}$ とすることができるのである。

【0 1 2 1】

図 3 0 ～図 3 3 は、本発明の第 9 の実施形態において、トーションバー T とは別工程のエッチング処理により櫛歯電極 E 1, E 2 を形成する場合の一連の工程を表す。

【0 1 2 2】

まず、図 3 0 (a) に示すように、図 2 6 (a) を参照して述べたのと同じ S O I ウエハ 8 を用意する。そして、第 1 シリコン層 2 0 および第 2 シリコン層 2 1 上に熱酸化法により酸化膜を成長させ、これをパターニングすることによって、図 3 0 (b) に示すように、酸化膜パターン 7 2, 7 4 を形成する。次に、図 3 0 (c) に示すように、第 1 シリコン層 2 0 上にレジストパターン 7 5 を形成する。レジストパターン 7 5 は、トーションバー T へと加工される箇所をマスクするとともに、ミラー形成部 M の形成領域、櫛歯電極 E 1, E 2 の形成領域およびフレームの形成領域をマスクするためのものである。次に、図 3 0 (d) に示すように、レジストパターン 7 5 をマスクとして、トーションバー T の厚みに相当する $5\mu\text{m}$ の深さまで、D R I E によりエッチング処理を行う。次に、図 3 0 (e) に示すように、レジストパターン 7 5 を剥離する。

【0 1 2 3】

次に、図 3 1 (a) に示すように、第 1 シリコン層 2 0 上にフォトレジスト 7 6' を成膜する。次に、図 3 1 (b) に示すように、露光および現像により、フォトレジスト 7 6' をパターニングして、レジストパターン 7 6 を形成する。レジストパターン 7 6 は、ミラー形成部 M の形成領域、櫛歯電極 E 1, E 2 の形成領域およびフレームの形成領域をマスクするためのものである。次に、図 3 1 (c) に示すように、レジストパターン 7 6 をマスクとして、第 1 シリコン層 2 0 に対して、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これにより、絶縁層 1 6 0 に接するプレトーションバー T' が他の部位とは独立し

て形成される。次に、図 3 1 (d) に示すように、レジストパターン 7 6 を剥離する。次に、図 3 1 (e) に示すように、図中上方からのスプレーにより、第 1 シリコン層 2 0 上およびプレーションバー T' 上にフォトレジスト 7 7' を成膜する。

【 0 1 2 4 】

次に、図 3 2 (a) に示すように、露光および現像により、フォトレジスト 7 7' をパターニングすることにより、レジストパターン 7 7 を形成する。レジストパターン 7 7 は、プレーションバー T' をマスクするためのものである。次に、図 3 2 (b) に示すように、酸化膜パターン 7 2 をマスクとして、第 1 シリコン層 2 0 に対して、絶縁層 1 6 0 に至るまでエッチング処理を行う。これによって、絶縁層 1 6 0 に接する櫛歯電極 E 2 が形成される。次に、図 3 2 (c) に示すように、レジストパターン 7 7 を剥離し、第 2 シリコン層 2 1 上にフォトレジスト 7 8' を成膜する。次に、図 3 2 (d) に示すように、フォトレジスト 7 8' をパターニングして、レジストパターン 7 8 を形成する。次に、図 3 2 (e) に示すように、レジストパターン 7 8 をマスクとして、第 2 シリコン層 2 1 に対して、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。

【 0 1 2 5 】

次に、図 3 3 (a) に示すように、レジストパターン 7 8 を剥離する。次に、図 3 3 (b) に示すように、図中下方からのスプレーによって、フォトレジスト 7 9' を成膜する。次に、図 3 3 (c) に示すように、フォトレジスト 7 9' をパターニングして、レジストパターン 7 9 を形成する。次に、図 3 3 (d) に示すように、酸化膜パターン 7 4 をマスクとして、第 2 シリコン層 2 1 に対して、D R I E により、絶縁層 1 6 0 に至るまでエッチング処理を行う。これにより、絶縁層 1 6 0 に接する櫛歯電極 E 1 が形成される。次に、図 3 3 (e) に示すように、レジストパターン 7 9 を剥離する。次に、図 3 3 (f) に示すように、露出している絶縁層 1 6 0 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 7 2, 7 4 も同時に除去される。このように、トーションバー T および櫛歯電極 E 1, E 2 が別々に完成する。

【 0 1 2 6 】

図 3 4 は、本発明に係る第 1 0 の実施形態に係るマイクロミラー素子 1 0 0' の断面図であって、図 3 4 (a) ~ (c) は、各々、第 1 の実施形態における図 2 (a) ~ (c) に相当する断面図である。マイクロミラー素子 1 0 0' は、第 1 の実施形態に係るマイクロミラー素子 1 0 0 とは、その断面における積層構造およびトーションバーの構成について異なる箇所を有する。

【0 1 2 7】

具体的には、図 3 4 においては、内フレーム 1 2 0 は、内フレーム主部 1 2 1 と、第 1 の中間層としての絶縁層 1 6 1 と、内部シリコン層 1 7 0 と、第 2 の中間層としての絶縁層 1 6 2 と、電極基台 1 2 2 とからなる積層構造を有している。外フレーム 1 3 0 は、第 1 外フレーム部 1 3 1 と、第 1 の中間層としての絶縁層 1 6 1 と、中間シリコン層 1 7 0 と、第 2 の中間層としての絶縁層 1 6 2 と、第 2 外フレーム部 1 3 2 とからなる積層構造を有している。

【0 1 2 8】

本実施形態においては、内フレーム 1 2 0 と外フレーム 1 3 0 は、トーションバー 1 5 0' によって連結されている。トーションバー 1 5 0' は、内フレーム 1 2 0 の内部シリコン層 1 7 0 における絶縁層 1 6 1 および絶縁層 1 6 2 に接する部位と、外フレーム 1 3 0 の内部シリコン層 1 7 0 における絶縁層 1 6 1 および絶縁層 1 6 2 に接する部位とに接続している。他の構成については、第 1 の実施形態に係るマイクロミラー素子 1 0 0 と同様であり、マイクロミラー素子 1 0 0' の上面図および下面図は、各々、図 1 の (a) および (b) によって表される。

【0 1 2 9】

図 3 5 および図 3 6 は、本発明の第 1 1 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0' を形成するための一手法である。図 3 5 および図 3 6 においては、図 1 8 および図 1 9 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【0 1 3 0】

本実施形態では、まず、図 3 5 (a) に示すように、SOI ウエハ 9 上に酸化

膜パターン 80 が形成される。S O I ウエハ 9 は、第 1 シリコン層 22 と、第 1 絶縁層 161 と、第 2 シリコン層 23 と、第 2 絶縁層 162 と、第 3 シリコン層 24 とからなる積層構造を有する。モデル化された本図に示す第 2 シリコン層 23 は、図 34 に示す内部シリコン層 170 に相当する。第 1 シリコン層 22、第 2 シリコン層 23、第 3 シリコン層 24 は、P や A s などの n 型の不純物をドーピングすることによって導電性が付与されたシリコンやポリシリコンよりなる。本実施形態では、第 1 シリコン層 22 の厚みは $100\ \mu\text{m}$ であり、第 2 シリコン層 23 の厚みは $5\ \mu\text{m}$ であり、第 3 シリコン層 24 の厚みは $100\ \mu\text{m}$ である。また、第 1 絶縁層 161 および第 2 絶縁層 162 の厚みは、各々 $1\ \mu\text{m}$ である。

【0131】

次に、図 35 (b) に示すように、酸化膜パターン 80 が形成されていない第 1 シリコン層 22 の表面において、トーションバー T へと加工される箇所をマスクするためのレジストパターン 81 が形成される。次に、図 35 (c) に示すように、酸化膜パターン 80 およびレジストパターン 81 をマスクとして、所定の深さまで、D R I E によりエッチング処理を行う。本実施形態では $5\ \mu\text{m}$ の深さまで行う。この後、図 35 (d) に示すように、レジストパターン 81 を除去する。次に、図 35 (e) に示すように、第 1 シリコン層 22 に対して、酸化膜パターン 80 をマスクとして、D R I E により、第 1 絶縁層 161 に至るまでエッチング処理を行う。

【0132】

次に、図 36 (a) に示すように、図 35 (e) の工程で露出された第 1 絶縁層 161 を、第 1 シリコン層 22 側からのエッチングにより除去する。そして、これにより露出された第 2 シリコン層 23 に対して、図 36 (b) に示すように、第 1 絶縁層 161 をマスクとして、D R I E により、第 2 絶縁層 162 に至るまでエッチング処理を行う。これによって、第 1 絶縁層 161 および第 2 絶縁層 162 に接するプレトーションバー T' が形成される。このとき、トーションバー T へと加工される箇所をマスクしていた第 1 絶縁層 161 上に $5\ \mu\text{m}$ の厚さで残存していた第 1 シリコン層 22 も、エッチング除去される。次に、図 36 (c) に示すように、第 3 シリコン層 24 上に酸化膜パターン 82 を形成する。次に

、図 3 6 (d) に示すように、この酸化膜パターン 8 2 をマスクとして、第 3 シリコン層 2 4 に対して、DRIE により、第 2 絶縁層 1 6 2 に至るまでエッチング処理を行う。次に、図 3 6 (e) に示すように、エッチング液に浸漬することによって、プレーションバー T' が接する第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 8 0, 8 2 も同時に除去される。これによって、トーションバー T が形成される。なお、本実施形態では、図 3 5 (d) に示す工程においてレジストパターン 8 1 を除去したが、プレーションバー T' に対応した形状を有するレジストパターン 8 1 をマスクとしてそのまま利用して、プレーションバー T' を形成してもよい。

【 0 1 3 3 】

このように、本実施形態においては、まず、第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 に接するプレーションバー T' が形成され、その後の工程で、プレーションバー T' が接していた第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 が除去されて、トーションバー T が形成される。プレーションバー T' の厚みは、SOI ウエハ 9 における第 2 シリコン層 2 3 によって、予め決定することができる。そのため、本実施形態では、SOI ウエハ 9 の中間に正確に配置するとともに、高精度に 5 μ m とされた厚みを有する薄肉のトーションバー T が形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【 0 1 3 4 】

図 3 7 および図 3 8 は、本発明の第 1 2 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す。この方法は、マイクロマシニング技術によって上述のマイクロミラー素子 1 0 0' を形成するための一手法である。図 3 7 および図 3 8 においては、図 3 5 および図 3 6 と同様に、モデル化した一の断面によって、主に、トーションバー T の形成過程を表す。

【 0 1 3 5 】

本実施形態では、まず、図 3 7 (a) に示すように、SOI ウエハ 1 0 上に酸化膜パターン 8 3 が形成される。SOI ウエハ 1 0 は、第 1 シリコン層 2 5 と、第 1 絶縁層 1 6 1 と、第 2 シリコン層 2 6 と、第 2 絶縁層 1 6 2 と、第 3 シリコ

ン層 2 7 とからなる積層構造を有する。第 1 シリコン層 2 5 には、酸化膜パターン 8 3 をマスクとして、溝部 2 5 a が形成されている。モデル化された本図に示す第 2 シリコン層 2 6 は、図 3 4 に示す内部シリコン層 1 7 0 に相当する。第 1 シリコン層 2 5、第 2 シリコン層 2 6、第 3 シリコン層 2 7 は、P や A s などの n 型の不純物をドーピングすることによって導電性が付与されたシリコンやポリシリコンよりなる。本実施形態では、第 1 シリコン層 2 5 の厚みは $100\ \mu\text{m}$ であり、第 2 シリコン層 2 6 の厚みは $5\ \mu\text{m}$ であり、第 3 シリコン層 2 7 の厚みは $100\ \mu\text{m}$ である。また、第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 の厚みは、各々 $1\ \mu\text{m}$ である。

【0136】

次に、図 3 7 (b) に示すように、図中上方からのスプレーにより、フォトレジスト 8 4' を成膜する。次に、フォトレジスト 8 4' をパターニングすることによって、図 3 7 (c) に示すように、レジストパターン 8 4 を形成する。レジストパターン 8 4 は、トーションバー T へと加工される箇所をマスクするためのものである。次に、図 3 7 (d) に示すように、レジストパターン 8 4 をマスクとして、前工程で露出された第 1 絶縁層 1 6 1 をエッチング除去する。

【0137】

次に、図 3 8 (a) に示すように、レジストパターン 8 4 を剥離する。次に、図 3 8 (b) に示すように、第 2 シリコン層 2 6 に対して、前工程で露出された第 1 絶縁層 1 6 1 をマスクとして、DRIE により、第 2 絶縁層 1 6 2 に至るまでエッチング処理を行う。これによって、第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 に接するプレーションバー T' が形成される。また、第 3 シリコン層 2 7 上に酸化膜パターン 8 5 を形成する。次に、図 3 8 (c) に示すように、この酸化膜パターン 8 5 をマスクとして、第 3 シリコン層 2 7 に対して、DRIE により、第 2 絶縁層 1 6 2 に至るまでエッチング処理を行う。次に、図 3 8 (d) に示すように、エッチング液に浸漬することによって、プレーションバー T' が接する第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 をエッチング除去する。このとき、素子表面に露出している酸化シリコンないし酸化膜パターン 8 3、8 5 も同時に除去される。これによって、トーションバー T が形成される。

【 0 1 3 8 】

このように、本実施形態においては、まず、第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 に接するプレーションバー T' が形成され、その後の工程で、プレーションバー T' が接していた第 1 絶縁層 1 6 1 および第 2 絶縁層 1 6 2 が除去されて、トーションバー T が形成される。プレーションバー T' の厚みは、S O I ウエハ 1 0 における第 2 シリコン層 2 6 によって、予め決定することができる。そのため、本実施形態では、S O I ウエハ 1 0 の中間に正確に配置するとともに、高精度に $5 \mu\text{m}$ とされた厚みを有する薄肉のトーションバー T が形成されることとなる。その結果、低電力で駆動可能なマイクロミラー 1 0 0 が得られる。

【 0 1 3 9 】

以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。

【 0 1 4 0 】

(付記 1) 複数のシリコン層および少なくとも 1 つの中間層を含む積層構造を有する材料基板において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記シリコン層に対してエッチング処理を行うことによって、前記ミラー形成部よりも薄肉であって前記中間層に接するプレーションバーを形成する工程と、

前記プレーションバーに接する中間層を除去することによってトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 2) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記トーションバーに相当する厚みを有する第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する第 1 材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第 1 マスクパターンを介して、前記中間層に至るまで第 1

エッチング処理を行うことによって、前記中間層に接するプレーションバーを形成する工程と、

前記第 1 シリコン層に第 3 シリコン層を接合することによって、前記プレーションバーが内蔵された第 2 材料基板を作成する工程と、

前記第 2 シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行う工程と、

前記第 3 シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記プレーションバーが露出するまで第 3 エッチング処理を行う工程と、

前記第 2 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレーションバーに接する中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 3) 前記第 1 材料基板において前記プレーションバーを形成した後であって、前記第 2 材料基板を作成する前に、前記プレーションバーをマスクするための第 4 マスクパターンを形成する工程を含む、付記 2 に記載のマイクロミラー素子の製造方法。

(付記 4) ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

前記プレーションバーに相当する厚みを有する第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する第 1 材料基板における前記第 1 シリコン層に対して、前記プレーションバーへと加工される箇所をマスクするための部位を有する第 1 マスクパターンを形成する工程と、

前記第 1 シリコン層に第 3 シリコン層を接合する工程と、

前記第 2 シリコン層に対して、前記プレーションバーが形成される領域を非マスク領域に含む第 2 マスクパターンを介して、前記中間層に至るまで第 1 エッチング処理を行う工程と、

前記第 3 シリコン層に対して、前記プレーションバーが形成される領域を非マ

スク領域に含む第3マスクパターンを介して、前記第1マスクパターンおよび前記中間層が露出するまで第2エッチング処理を行うことによって、前記中間層に接するプレーションバーを形成する工程と、

前記第1エッチング処理により露出された中間層に対して第3エッチング処理を行うことによって、前記プレーションバーに接する中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記5) ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層、第2シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記プレーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記中間層に至るまで第1エッチング処理を行うことによって、前記第1シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記第2シリコン層に対して、前記プレーションバーが形成される箇所をマスクするための部位を有する第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層に対して、前記第2シリコン層側から、前記溝部に成膜された前記シリコン系材料に至るまで第3エッチング処理を行う工程と、

前記第3エッチング処理により露出されたシリコン系材料を、前記第2シリコン層側からの第4エッチング処理で除去することによって、前記中間層に接する前記シリコン系材料よりなるプレーションバーを形成する工程と、

前記プレーションバーに接する中間層を除去することによってプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記6) ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第 1 シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第 1 マスクパターンを介して、前記中間層に至るまで第 1 エッチング処理を行うことによって、前記第 1 シリコン層に溝部を形成する工程と、

前記溝部に対してシリコン系材料を成膜する工程と、

前記溝部に成膜された前記シリコン系材料に対して、前記トーションバーへと加工される箇所をマスクするための部位を有する第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行うことによって、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第 3 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記中間層に至るまで第 3 エッチング処理を行う工程と、

前記第 3 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 7) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層よりなる第 1 材料基板に対して、前記トーションバーが形成される領域を非マスク領域に含む第 1 マスクパターンを介して、第 1 エッチング処理を行うことによって、前記第 1 材料基板に溝部を形成する工程と、

前記溝部に対して中間層材料を成膜する工程と、

成膜された前記中間層材料上に、前記溝部を充填するようにシリコン系材料を堆積させる工程と、

前記第 1 材料基板と、前記第 1 材料基板の前記溝部を覆う中間層と、当該中間層に接する第 2 シリコン層とによる積層構造を有する第 2 材料基板を作成することによって、前記第 2 材料基板に内蔵されつつ、前記中間層に接する前記シリコン系材料よりなるプレトーションバーを形成する工程と、

前記第1シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第2マスクパターンを介して、前記溝部に成膜された前記中間層材料が露出するまで第2エッチング処理を行う工程と、

前記第2シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記中間層が露出するまで第3エッチング処理を行う工程と、

前記第2エッチング処理により露出された中間層材料、および、前記第3エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレーションバーに接する中間層材料および中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記8) ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第1シリコン層よりなる第1材料基板に対して、前記プレーションバーへと加工される箇所をマスクするための部位を有する第1マスクパターンを介して、前記プレーションバーの厚みに相当する深さまで第1エッチング処理を行う工程と、

前記第1材料基板と、前記第1材料基板のエッチング処理済み表面に接する中間層と、当該中間層に接する第2シリコン層による積層構造を有する第2材料基板を作成する工程と、

前記第2シリコン層に対して、前記プレーションバーへと加工される箇所を非マスク領域に含む第2マスクパターンを介して、前記中間層に至るまで第2エッチング処理を行う工程と、

前記第1シリコン層に対して、前記プレーションバーへと加工される箇所を非マスク領域に含む第3マスクパターンを介して、第3エッチング処理を行うことによって、前記中間層に接するプレーションバーを形成する工程と、

前記第2エッチング処理により露出された中間層に対して第4エッチング処理を行うことによって、前記プレーションバーに接する中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 9) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、第 2 シリコン層、およびこれらの間の中間層による積層構造を有する材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第 1 マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第 2 マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第 1 エッチング処理を行う工程と、

前記第 1 マスクパターンを除去する工程と、

前記第 1 シリコン層に対して、前記第 2 マスクパターンを介して、前記中間層に至るまで第 2 エッチング処理を行うことによって、前記中間層に接するプレトーションバーを形成する工程と、

前記第 2 シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第 3 マスクパターンを介して、前記中間層に至るまで第 3 エッチング処理を行う工程と、

前記第 3 エッチング処理により露出された中間層に対して第 4 エッチング処理を行うことによって、前記プレトーションバーに接する中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 10) ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、前記トーションバーに相当する厚みを有する第 2 シリコン層、第 3 シリコン層、第 1 シリコン層および第 2 シリコン層の間の第 1 中間層、ならびに、第 2 シリコン層および第 3 シリコン層の間の第 2 中間層による積層構造を有する材料基板における前記第 1 シリコン層に対して、前記トーションバーへと加工される箇所をマスクするための第 1 マスクパターン、および、前記トーションバーへと加工される箇所を非マスク領域に含む第 2 マスクパターンを介して、前記トーションバーの厚みに相当する深さまで第 1 エッチング処理を行う工程と、

前記第 1 マスクパターンを除去する工程と、

前記第 1 シリコン層に対して、前記第 2 マスクパターンを介して、前記第 1 中間層に至るまで第 2 エッチング処理を行うことによって、前記第 1 中間層上の前記第 1 シリコン層において第 3 マスクパターンを形成する工程と、

前記第 2 エッチング処理により露出された第 1 中間層に対して、前記第 3 マスクパターンを介して、第 2 シリコン層に至るまで第 3 エッチング処理を行うことによって、前記第 2 シリコン層上の前記第 1 中間層において第 4 マスクパターンを形成する工程と、

前記第 3 エッチング処理により露出された第 2 シリコン層に対して、前記第 4 マスクパターンを介して、前記第 2 中間層に至るまで第 4 エッチング処理を行うことによって、前記第 1 中間層および前記第 2 中間層に挟まれたプレーションバーを形成する工程と、

前記第 3 シリコン層に対して、前記プレーションバーに対応する箇所を非マスク領域に含む第 5 マスクパターンを介して、前記第 2 中間層に至るまで第 5 エッチング処理を行う工程と、

前記第 5 エッチング処理により露出された第 2 中間層と、前記プレーションバー上の第 1 中間層とに対して第 6 エッチング処理を行うことによって、前記プレーションバーに接する第 1 中間層および第 2 中間層を除去してプレーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記 1 1) 前記第 2 エッチング処理によって、前記ミラー形成部および／または前記フレーム部における櫛歯電極部を形成する、付記 9 または 1 0 に記載のマイクロミラー素子の製造方法。

(付記 1 2) 前記第 2 エッチング処理とは別のエッチング処理によって、前記ミラー形成部および／または前記フレーム部における櫛歯電極部を形成する、付記 9 または 1 0 に記載のマイクロミラー素子の製造方法。

(付記 1 3) ミラー形成部と、フレーム部と、プレーションバーとを備えるマイクロミラー素子を製造するための方法であって、

第 1 シリコン層、前記プレーションバーに相当する厚みを有する第 2 シリコン

層、第3シリコン層、第1シリコン層および第2シリコン層の間の第1中間層、ならびに、第2シリコン層および第3シリコン層の間の第2中間層による積層構造を有する材料基板における前記第1シリコン層に対して、前記トーションバーが形成される領域を非マスク領域に含む第1マスクパターンを介して、前記第1中間層に至るまで第1エッチング処理を行う工程と、

前記第1エッチング処理により露出された第1中間層上に、前記トーションバーへと加工される箇所をマスクするための第2マスクパターンを形成する工程と、

前記第1中間層に対して、前記第2マスクパターンを介して、前記第2シリコン層に至るまで第2エッチング処理を行う工程と、

前記第1マスクパターンを除去する工程と、

前記第2シリコン層に対して、前記第1マスクパターンの除去によって露出された第1中間層を介して、前記第2中間層に至るまで第3エッチング処理を行うことによって、前記第1中間層および前記第2中間層に接するプレトーションバーを形成する工程と、

前記第3シリコン層に対して、前記プレトーションバーに対応する箇所を非マスク領域に含む第3マスクパターンを介して、前記第2中間層に至るまで第4エッチング処理を行う工程と、

前記第4エッチング処理により露出された第2中間層と、前記プレトーションバー上の第1中間層とに対して第5エッチング処理を行うことによって、前記プレトーションバーに接する第1中間層および第2中間層を除去してトーションバーを形成する工程と、を含むことを特徴とする、マイクロミラー素子の製造方法。

(付記14) 前記シリコン層に対する前記エッチング処理は、誘導結合プラズマエッチングにより行う、付記1から13のいずれか1つに記載のマイクロミラー素子の製造方法。

(付記15) 前記フレーム部は、第1フレームおよび第2フレームを含み、前記トーションバーは、前記第1フレームおよび前記第2フレームを連結するフレームトーションバーを含む、付記1から14のいずれか1つに記載のマイクロミ

ラー素子の製造方法。

(付記 1 6) ミラー形成部と、

複数のシリコン層および少なくとも 1 つの中間層を含む積層構造を有するフレーム部と、

前記ミラー形成部よりも薄肉であって、前記ミラー形成部を前記フレーム部に対して回転させるための回転軸心を規定しつつ、少なくとも一端が前記シリコン層における前記中間層に接する部位に接続しているトーションバーと、を備えることを特徴とする、マイクロミラー素子。

(付記 1 7) 前記フレーム部は第 1 フレームおよび第 2 フレームを有し、

前記トーションバーは、前記第 1 フレームの前記シリコン層における前記中間層に接する部位と、前記第 2 フレームの前記シリコン層における前記中間層に接する部位とに接続している、付記 1 6 に記載のマイクロミラー素子。

(付記 1 8) 前記フレーム部は 2 つの中間層を有し、前記トーションバーの少なくとも一端は、前記 2 つの中間層の間のシリコン層における前記 2 つ中間層に接する部位に接続している、付記 1 6 に記載のマイクロミラー素子。

(付記 1 9) 前記フレーム部は第 1 フレームおよび第 2 フレームを有し、

前記トーションバーは、前記第 1 フレームの前記 2 つの中間層の間のシリコン層における前記 2 つの中間層に接する部位と、前記第 2 フレームの前記 2 つの中間層の間のシリコン層における前記 2 つの中間層に接する部位とに接続している、付記 1 8 に記載のマイクロミラー素子。

(付記 2 0) 前記中間層は、絶縁材料により構成されている付記 1 6 から 1 9 のいずれか 1 つに記載のマイクロミラー素子。

(付記 2 1) 前記ミラー形成部は第 1 櫛歯電極部を有し、前記フレーム部は、前記第 1 櫛歯電極部との間に静電力を生じさせることにより前記ミラー形成部を変位させるための第 2 櫛歯電極部を有する、付記 1 6 から 2 0 のいずれか 1 つに記載のマイクロミラー素子。

(付記 2 2) 前記第 1 フレームは第 3 櫛歯電極部を有し、前記第 2 フレームは、前記第 3 櫛歯電極部との間に静電力を生じさせることにより前記第 1 フレームおよび前記ミラー形成部を変位させるための第 4 櫛歯電極部を有する、付記 1 7

および 1 9 から 2 1 のいずれか 1 つに記載のマイクロミラー素子。

【 0 1 4 1 】

【発明の効果】

本発明によると、高精度で形成された薄肉のトーションバーを有するマイクロミラー素子を形成することができる。その結果、ミラー形成部の駆動について、適切に制御可能なマイクロミラー素子を得ることが可能となる。

【図面の簡単な説明】

【図 1】

本発明の第 1 の実施形態に係るマイクロミラー素子の上面図および下面図である。

【図 2】

図 1 に示すマイクロミラー素子の断面図である。

【図 3】

本発明の第 2 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 4】

図 3 に続く工程を表す。

【図 5】

図 4 に続く工程を表す。

【図 6】

図 5 に続く工程を表す。

【図 7】

図 6 に続く工程を表す。

【図 8】

本発明の第 3 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 9】

図 8 に続く工程を表す。

【図 1 0】

図 9 に続く工程を表す。

【図 1 1】

図 1 0 に続く工程を表す。

【図 1 2】

図 1 1 に続く工程を表す。

【図 1 3】

本発明の第 4 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 1 4】

図 1 3 に続く工程を表す。

【図 1 5】

図 1 4 に続く工程を表す。

【図 1 6】

図 1 5 に続く工程を表す。

【図 1 7】

図 1 6 に続く工程を表す。

【図 1 8】

本発明の第 5 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 1 9】

図 1 8 に続く工程を表す。

【図 2 0】

本発明の第 6 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 2 1】

図 2 0 に続く工程を表す。

【図 2 2】

本発明の第 7 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す断面図である。

【図 2 3】

図 2 2 に続く工程を表す。

【図 2 4】

本発明の第 8 の実施形態に係るマイクロミラー素子製造方法における一連の工程を表す断面図である。

【図 2 5】

図 2 4 に続く工程を表す。

【図 2 6】

本発明の第 9 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 2 7】

図 2 6 に続く工程を表す。

【図 2 8】

本発明の第 9 の実施形態に係るマイクロミラー素子製造方法において、同一工程のエッチング処理により、トーションバーとともに櫛歯電極を形成する場合の一部の工程を表す断面図である。

【図 2 9】

図 2 8 に続く工程を表す。

【図 3 0】

本発明の第 9 の実施形態に係るマイクロミラー素子製造方法において、トーションバーとは別工程のエッチング処理により櫛歯電極を形成する場合の一部の工程を表す断面図である。

【図 3 1】

図 3 0 に続く工程を表す。

【図 3 2】

図 3 1 に続く工程を表す。

【図 3 3】

図 3 2 に続く工程を表す。

【図 3 4】

本発明の第 1 0 の実施形態に係るマイクロミラー素子の断面図である。

【図 3 5】

本発明の第 1 1 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 3 6】

図 3 5 に続く工程を表す。

【図 3 7】

本発明の第 1 2 の実施形態に係るマイクロミラー素子製造方法における一部の工程を表す断面図である。

【図 3 8】

図 3 7 に続く工程を表す。

【図 3 9】

光スイッチング装置の一例の概略構成図である。

【図 4 0】

光スイッチング装置の他の例の概略構成図である。

【図 4 1】

平板電極を採用した従来のマイクロミラー素子の一部省略分解斜視図である。

【図 4 2】

図 4 1 に示したマイクロミラー素子において、外フレームに対する内フレームの傾斜角度が θ であるときの状態を表す。

【図 4 3】

櫛歯電極を採用した従来のマイクロミラー素子の一部省略斜視図である。

【図 4 4】

一組の櫛歯電極の配向を表す部分斜視図である。

【符号の説明】

1 0 0, 1 0 0' マイクロミラー素子

1 1 0 ミラー形成部

1 1 0 a, 1 1 0 b 第 1 櫛歯電極


1 2 0 内フレーム

1 2 1 内フレーム主部
 1 2 1 a, 1 2 1 b 第 3 櫛歯電極
 1 2 2 電極基台
 1 2 2 a, 1 2 2 b 第 2 櫛歯電極
 1 3 0 外フレーム
 1 3 1 第 1 外フレーム部
 1 3 2 第 2 外フレーム部
 1 3 2 a, 1 3 2 b 第 4 櫛歯電極
 1 4 0, 1 5 0 トーションバー
 1 6 0, 1 6 1, 1 6 2 絶縁層
 1 7 0 内シリコン層
 T トーションバー
 T' プレトーションバー
 E 1, E 2 櫛歯電極
 M ミラー形成部

【書類名】 図面


【図 1】

第1の実施形態に係るマイクロミラー素子




【図 2】

図1に示すマイクロミラー素子の断面図




【図 3】

第2の実施形態に係る工程




【図 4】

図3に続く工程




【図 5】

図4に続く工程




【図 6】

図5に続く工程




【図 7】

図6に続く工程




【図 8】

第3の実施形態に係る工程




【図9】

図8に続く工程




【図 1 0】

図9に続く工程




【図 1 1】

図10に続く工程




【図12】

図11に続く工程




【図 1 3】

第4の実施形態に係る工程




【図 1 4】

図13に続く工程




【図15】

図14に続く工程




【図16】

図15に続く工程




【図17】

図16に続く工程




【図 1 8】

第5の実施形態に係る工程




【図 1 9】

図18に続く工程




【図 2 0】

第6の実施形態に係る工程




【図 2 1】

図20に続く工程




【図 2 2】




【図 2 3】

図22に続く工程




【図 2 4】

第8の実施形態に係る工程




【図 2 5】

図24に続く工程




【図 2 6】




【図 2 7】

図26に続く工程




【図 2 8】

第9の実施形態に係る工程




【図 2 9】

図28に続く工程




【図 3 0】




【図 3 1】

図30に続く工程




【図 3 2】

図31に続く工程




【図 3 3】

図32に続く工程




【図 34】

本発明の第10の実施形態に係るマイクロミラー素子の断面図




【図 3 5】




【図 3 6】

図35に続く工程




【図 3 7】

第12の実施形態に係る工程




【図 3 8】

図37に続く工程




【図39】

光スイッチング装置の概略構成




【図 40】




【図 4 1】

平板電極を有するマイクロミラー素子




【図 4 2】

図41に示すマイクロミラー素子の一の状態




【図 4 3】

櫛歯電極を有するマイクロラ素子



【図 4 4】

一組の櫛歯電極の配向を表す部分斜視図



【書類名】 要約書

【要約】

【課題】 材料基板の厚み方向の中間に正確に位置しつつ、より高精度の厚み寸法を有する薄肉のトーションバーを有するマイクロミラー素子の製造方法、およびこれにより製造されたマイクロミラー素子を提供すること。

【解決手段】 複数のシリコン層 2 0, 2 1 および少なくとも 1 つの中間層 1 6 0 を含む積層構造を有する材料基板 8 において、ミラー形成部と、フレーム部と、トーションバーとを備えるマイクロミラー素子を製造するにあたり、シリコン層 2 0 に対してエッチング処理を行うことによって、ミラー形成部よりも薄肉であって中間層に接するプレトーションバー T' を形成する工程と、プレトーションバー T' に接する中間層 1 6 0 を除去することによってトーションバー T を形成する工程とを行うこととした。

【選択図】 図 2 6, 図 2 7

出 願 人 履 歴 情 報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社

出 願 人 履 歴 情 報

識別番号

[398067270]

1. 変更年月日

1998年10月26日

[変更理由]

新規登録

住 所

長野県須坂市大字小山460番地

氏 名

富士通メディアデバイス株式会社